JPH04162652A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04162652A JPH04162652A JP28974290A JP28974290A JPH04162652A JP H04162652 A JPH04162652 A JP H04162652A JP 28974290 A JP28974290 A JP 28974290A JP 28974290 A JP28974290 A JP 28974290A JP H04162652 A JPH04162652 A JP H04162652A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- contact hole
- side direction
- length
- part conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に下部導電層と上部導電
層とを電気的に接続するために設けられるコンタクトホ
ールの形状に関する。
層とを電気的に接続するために設けられるコンタクトホ
ールの形状に関する。
従来の半導体装置においては、第４図（ａ）。
（ｂ）に示すように、コンタクトホールの長辺方向の長
さａと、短辺方向の長さｂとの比ａ ／ ｂについて格
別の考慮がなされていないので、この値が大きいコンタ
クトホールが存在していた。ところが、このような形状
のコンタクト領域の上部導電層４ｂに第４図（ｂ）に示
すように、カバー絶縁膜の形成工程などで力Ｆが加わる
と、上部導電層４ｂに第５図に示すように変形し、程度
のひどい場合には完全に上部導電層ははがれてしまう。
さａと、短辺方向の長さｂとの比ａ ／ ｂについて格
別の考慮がなされていないので、この値が大きいコンタ
クトホールが存在していた。ところが、このような形状
のコンタクト領域の上部導電層４ｂに第４図（ｂ）に示
すように、カバー絶縁膜の形成工程などで力Ｆが加わる
と、上部導電層４ｂに第５図に示すように変形し、程度
のひどい場合には完全に上部導電層ははがれてしまう。
上述した従来の半導体装置では、コンタクトホールの長
辺方向の長さａと、短辺方向の長さｂとの比ａ ／ ｂ
が大きいコンタクトホールが存在しているなめ、上部導
電層に、コンタクトホールの長辺方向と垂直な方向の力
が横から加わると、上部導電層の変形がおこり、程度が
ひどい場合には上部導電層のはがれが発生るという問題
点があった。
辺方向の長さａと、短辺方向の長さｂとの比ａ ／ ｂ
が大きいコンタクトホールが存在しているなめ、上部導
電層に、コンタクトホールの長辺方向と垂直な方向の力
が横から加わると、上部導電層の変形がおこり、程度が
ひどい場合には上部導電層のはがれが発生るという問題
点があった。
本発明の半導体装置は、コンタクトホールの長辺方向の
長さａと短辺方向の長さｂとの比ａ ／ ｂが３より大
きいコンタクトホールを有しないというものである。ま
た、上部導電層と下部導電層との接触面積を大きくする
場合にはコンタクトホールを分割してａ ／ ｂ ＜
３であるコンタクトを複数個同一のコンタクト領域に設
けるというものである。
長さａと短辺方向の長さｂとの比ａ ／ ｂが３より大
きいコンタクトホールを有しないというものである。ま
た、上部導電層と下部導電層との接触面積を大きくする
場合にはコンタクトホールを分割してａ ／ ｂ ＜
３であるコンタクトを複数個同一のコンタクト領域に設
けるというものである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ＞は本発明の第１の実施例を示す平面図、第
１図（ｂ）は第１図（ａ）のＡ−Ａ線断面図である。
１図（ｂ）は第１図（ａ）のＡ−Ａ線断面図である。
コンタクト領域の上部導電層４ｂと下部導電層３ｂとは
、３つの正方形状のコンタクトホール１部で接続されて
いる。
、３つの正方形状のコンタクトホール１部で接続されて
いる。
第２図は上部導電層の剥離確＄Ｐとコンタクトホールの
形状（ａ／ｂ）の相関を示す図である。
形状（ａ／ｂ）の相関を示す図である。
但し、上部導電層は厚さ１μｍのＡ１膜とし、カバー絶
縁膜として厚さ１．１μｍの酸窒化シリコン膜を設けた
ものについての特性図である。０くａ ／ ｂ ＜ ３
のとき、剥離確率Ｐはほぼ０になる。
縁膜として厚さ１．１μｍの酸窒化シリコン膜を設けた
ものについての特性図である。０くａ ／ ｂ ＜ ３
のとき、剥離確率Ｐはほぼ０になる。
第３図（ａ）は本発明の第２の実施例を示す平面図、第
３図（ｂ）は第３図（ａ）のＢ−Ｂ線断面図である。
３図（ｂ）は第３図（ａ）のＢ−Ｂ線断面図である。
第１の実施例との違いは、コンタクトホールの形状が楕
円形であることである。コンタクトホールの形状が正方
形もしくは長方形でなく、円形もしくは楕円形にすると
、上部導電層のはがれる確率は一層低くなる。
円形であることである。コンタクトホールの形状が正方
形もしくは長方形でなく、円形もしくは楕円形にすると
、上部導電層のはがれる確率は一層低くなる。
以上説明したように本発明の半導体装置は、コンタクト
ホールの長辺方向の長さａと短辺方向の長さｂとの比ａ
／ ｂが３より大きいコンタクトホールを設けないこ
とにより、上部導電層にコンタクトホールを設けないこ
とにより、上部導電層にコンタクトホールの長辺方向と
垂直な方向の力が横から加わっても上部導電層のはがれ
が起こりにくくなり、半導体装置の歩留りが向上すると
いう効果を有する。
ホールの長辺方向の長さａと短辺方向の長さｂとの比ａ
／ ｂが３より大きいコンタクトホールを設けないこ
とにより、上部導電層にコンタクトホールを設けないこ
とにより、上部導電層にコンタクトホールの長辺方向と
垂直な方向の力が横から加わっても上部導電層のはがれ
が起こりにくくなり、半導体装置の歩留りが向上すると
いう効果を有する。
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は第１図（ａ）のＡ−Ａ線断面図、第２図は
上部導電層の剥離確率Ｐとコンタクトホールの形状ａ
／ ｂの相関関係を示す図、第３図（ａ）は第２の実施
例を示す平面図、第３図（ｂ）は第３図（’ａ ＞のＢ
−Ｂ線断面図、第４図（ａ）は従来例を示す平面図、第
４図（ｂ）は第４図（ａ）のＣ−Ｃ線断面図、第５図は
上部導電層の剥離状態を示す断面図である。 １・・・コンタクトホール、２・・・層間絶縁膜、３ａ
・・・下部導電層（配線領域）、３ｂ・・・下部導電層
、４ａ・・・上部導電層（配線領域）、４ｂ・・・上部
導電層（コンタクト領域）、５・一基板。
１図（ｂ）は第１図（ａ）のＡ−Ａ線断面図、第２図は
上部導電層の剥離確率Ｐとコンタクトホールの形状ａ
／ ｂの相関関係を示す図、第３図（ａ）は第２の実施
例を示す平面図、第３図（ｂ）は第３図（’ａ ＞のＢ
−Ｂ線断面図、第４図（ａ）は従来例を示す平面図、第
４図（ｂ）は第４図（ａ）のＣ−Ｃ線断面図、第５図は
上部導電層の剥離状態を示す断面図である。 １・・・コンタクトホール、２・・・層間絶縁膜、３ａ
・・・下部導電層（配線領域）、３ｂ・・・下部導電層
、４ａ・・・上部導電層（配線領域）、４ｂ・・・上部
導電層（コンタクト領域）、５・一基板。
Claims (1)
- 【特許請求の範囲】 １、半導体装置の上部導電層と下部導電層とを電気的に
接続するために設けられるコンタクトホールにおいて、
前記コンタクトホールの長辺方向の長さａと短辺方向の
長さｂとの比ａ／ｂがすべてのコンタクトホールにおい
て０＜ａ／ｂ＜３であることを特徴とする半導体装置。 ２、０＜ａ／ｂ＜３であるコンタクトホールが、同一の
コンタクト領域に複数個設けられている請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28974290A JPH04162652A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28974290A JPH04162652A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162652A true JPH04162652A (ja) | 1992-06-08 |
Family
ID=17747175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28974290A Pending JPH04162652A (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
| WO2010134267A1 (ja) * | 2009-05-19 | 2010-11-25 | パナソニック株式会社 | 半導体装置 |
-
1990
- 1990-10-25 JP JP28974290A patent/JPH04162652A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
| WO2010134267A1 (ja) * | 2009-05-19 | 2010-11-25 | パナソニック株式会社 | 半導体装置 |
| JPWO2010134267A1 (ja) * | 2009-05-19 | 2012-11-08 | パナソニック株式会社 | 半導体装置 |
| US8405224B2 (en) | 2009-05-19 | 2013-03-26 | Panasonic Corporation | Semiconductor device comprising multilayer interconnect structure with overlapping vias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067775A (ko) | 반도체 장치 | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6236114B1 (en) | Bonding pad structure | |
| US4797723A (en) | Stacked semiconductor device | |
| JPH04162652A (ja) | 半導体装置 | |
| JPS60236266A (ja) | 半導体装置 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| KR970017918A (ko) | 고주파 회로 장치 및 그의 제조 방법 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH0526738Y2 (ja) | ||
| JP2778235B2 (ja) | 半導体装置 | |
| JP3052462B2 (ja) | 半導体集積回路装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH01120037A (ja) | 半導体記憶装置 | |
| JPH0587137B2 (ja) | ||
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH041731Y2 (ja) | ||
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPH0282554A (ja) | 半導体装置 | |
| JPH023233A (ja) | 半導体装置 | |
| JPH04118932A (ja) | 半導体装置 |