JPS60181800A - 音声合成装置 - Google Patents
音声合成装置Info
- Publication number
- JPS60181800A JPS60181800A JP59037607A JP3760784A JPS60181800A JP S60181800 A JPS60181800 A JP S60181800A JP 59037607 A JP59037607 A JP 59037607A JP 3760784 A JP3760784 A JP 3760784A JP S60181800 A JPS60181800 A JP S60181800A
- Authority
- JP
- Japan
- Prior art keywords
- processor unit
- voice
- speech synthesis
- control processor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は音声処理用ＬＳＩを用いた音声合成装置に関す
る。
る。
ＬＳＩ技術の進歩により音声合成が身近になった。音声
合成は、用途・品質・装置構成に応じ各種方式が提案さ
れ、各社よりその方式に合致した音声合成ＬＳＩが多数
供給されている。
合成は、用途・品質・装置構成に応じ各種方式が提案さ
れ、各社よりその方式に合致した音声合成ＬＳＩが多数
供給されている。
上記ＬＳＩにマイクロプロセッサを組合せ使用すること
により人声や自然音をプログラマブルに自由に制菌可能
となる。
により人声や自然音をプログラマブルに自由に制菌可能
となる。
第１図にこの種音声合成装置の回路構成例を示す。図に
おいて、１ノは制御用プロセッサユニット、１２は音声
合成ＬＳＩであり、それぞれがマスクＲＯＭｚ３をアク
セスできる構成となっている。マスクＲＯＭ１３には、
ディジタル化された音声情報が発声単位毎フレーズ化さ
れ記憶されている。
おいて、１ノは制御用プロセッサユニット、１２は音声
合成ＬＳＩであり、それぞれがマスクＲＯＭｚ３をアク
セスできる構成となっている。マスクＲＯＭ１３には、
ディジタル化された音声情報が発声単位毎フレーズ化さ
れ記憶されている。
音声合成ＬＳ Ｉ Ｊ ｚは制御用プロセッサユニット
１１の指示の下、マスクＲＯＭ１３の所定のアドレス位
置の内容をアクセスし、マスクＲＯＭ１３から得られる
音声情報を音声信号に変換し、アンプ類１４、そして図
示されないスピーカニニットを介し外界へ出力する。
１１の指示の下、マスクＲＯＭ１３の所定のアドレス位
置の内容をアクセスし、マスクＲＯＭ１３から得られる
音声情報を音声信号に変換し、アンプ類１４、そして図
示されないスピーカニニットを介し外界へ出力する。
ところで上記構成によれば、合成出来る音声量は、マス
クＲＯＭ１３の容量に依存し、従がってその柿類及び連
続して合成できる時間は制約を受けることになる。
クＲＯＭ１３の容量に依存し、従がってその柿類及び連
続して合成できる時間は制約を受けることになる。
本発明は上記事情に基づいてなされたものであり、音声
合成のための音声情報をＲＡＭに格納し、外部回路を付
加することによりデータを書込み、ここで多種・連続長
時間に渡る音声合成処理を実現する音声合成装置を提供
することを目的とする。
合成のための音声情報をＲＡＭに格納し、外部回路を付
加することによりデータを書込み、ここで多種・連続長
時間に渡る音声合成処理を実現する音声合成装置を提供
することを目的とする。
本発明は」二記目的を実現するため、比較的大きな容ｆ
ｊｔを持つＲＡＭを外付けすると共に、音声合成ＬＳＩ
がメモリをアクセスする頻度はプロセッサユニットの七
扛と比較して極端に低いため、音声合成ＬＳＩによるメ
モリアクセスの合い間にプロセッサユニットが同一メモ
リをアクセスすることが可能である事実を利用し、上記
外付けＲＡＭから内部バッファＲＡＭへの音声情報転送
とプロセッサユニットから音声合成り、ＳＩへの音声合
成指令の転送とを並行して行なう構成としたものである
。
ｊｔを持つＲＡＭを外付けすると共に、音声合成ＬＳＩ
がメモリをアクセスする頻度はプロセッサユニットの七
扛と比較して極端に低いため、音声合成ＬＳＩによるメ
モリアクセスの合い間にプロセッサユニットが同一メモ
リをアクセスすることが可能である事実を利用し、上記
外付けＲＡＭから内部バッファＲＡＭへの音声情報転送
とプロセッサユニットから音声合成り、ＳＩへの音声合
成指令の転送とを並行して行なう構成としたものである
。
このことにより、合成可能な音声量を制限するものは外
付けＲＡＭの記憶容量となり、従って従来に比べ、再生
出来る音声の種類や長さは飛躍的に拡大する。
付けＲＡＭの記憶容量となり、従って従来に比べ、再生
出来る音声の種類や長さは飛躍的に拡大する。
以下、第２図以降を使用して本発明に関し詳細に説明す
る。
る。
第２図は本発明の概略構成を示すブロック図である、図
において、２１は制御用プロセッサユニット、２２は音
声合成ＬＳＩである。２３はバッファＲＡＭであり、該
バッファＲＡＭ２３は上記プロセッサユニット２１、音
声合成Ｌ８Ｉ２．？によって共有使用さ八る、２５は本
発明により付加されるフロッピーディスク、ハードディ
スク装置等の外部ＲＡＭであり、音声情報がディジタル
化され、記憶される。外’、’ｆｉＲＡＭｚｓは上記制
御用プロセッサユニット２１とはシステムパス２６を介
し接続される。２４はアンプ類であり、音声合成ＬＳＩ
２２により音声友換されたデータが増幅さえｌ５、図示
されないスピーカを介し外界へ出力される。
において、２１は制御用プロセッサユニット、２２は音
声合成ＬＳＩである。２３はバッファＲＡＭであり、該
バッファＲＡＭ２３は上記プロセッサユニット２１、音
声合成Ｌ８Ｉ２．？によって共有使用さ八る、２５は本
発明により付加されるフロッピーディスク、ハードディ
スク装置等の外部ＲＡＭであり、音声情報がディジタル
化され、記憶される。外’、’ｆｉＲＡＭｚｓは上記制
御用プロセッサユニット２１とはシステムパス２６を介
し接続される。２４はアンプ類であり、音声合成ＬＳＩ
２２により音声友換されたデータが増幅さえｌ５、図示
されないスピーカを介し外界へ出力される。
尚、図中Ａ Ｄ Ｒ／ Ｄ Ａ Ｔとあるのは制宿１用
プロセッサユニット２１、音声合成Ｌ８■ｚｚが持つア
ドレス・データライン、ＣＴＬとあるのはｉｔｉ制御ラ
制御溝４フ 上記構成において、まず制御用プロセッサユニット２１
が外部ＲＡＭ２５に記憶、されている音声データをバッ
ファＲＡＭ２３へ転送する。
プロセッサユニット２１、音声合成Ｌ８■ｚｚが持つア
ドレス・データライン、ＣＴＬとあるのはｉｔｉ制御ラ
制御溝４フ 上記構成において、まず制御用プロセッサユニット２１
が外部ＲＡＭ２５に記憶、されている音声データをバッ
ファＲＡＭ２３へ転送する。
そして、音声合成ＬＳ■２２に音声合成指令を送出する
と、音声合成ＬＳＩ２２はバッファＲＡＭ．２３に収納
された音声情報のデータ変換を開始する。
と、音声合成ＬＳＩ２２はバッファＲＡＭ．２３に収納
された音声情報のデータ変換を開始する。
一般的に、名声合成Ｌ８ Ｉ ｚ ｚがバッファＲＡＭ
２３をアクセスする頻度は制御用プロセッサユニット２
１のそれに比べて梯端に低いことは良く知られている。
２３をアクセスする頻度は制御用プロセッサユニット２
１のそれに比べて梯端に低いことは良く知られている。
従って、音声合成ＩＪＩ２２のバッファＲＡＭ，？ ｓ
アクセスの合間に制御用プロセッサユニット２１がバッ
ファＲＡＭ２３をアクセスすることは充分回帰である。
アクセスの合間に制御用プロセッサユニット２１がバッ
ファＲＡＭ２３をアクセスすることは充分回帰である。
本発明はこのことを利用し、外部ＲＡＭ２５からバッフ
ァＲＡＭ２３への音声情報転送と制御用プロセッサユニ
ット２１から音声合成ＬＳＩノ＼の音声合成指令の送出
を並行して行なうものである。
ァＲＡＭ２３への音声情報転送と制御用プロセッサユニ
ット２１から音声合成ＬＳＩノ＼の音声合成指令の送出
を並行して行なうものである。
第３図に本発明の具体的実施例を示す。
図中、第２図と同一番号の付されたブロックは第２図の
それと同一とする。本発明で特徴的なことは、外部ＲＡ
Ｍ２５を外付けしたこと、及び信号切換え回路を主構成
とする各種インターフェースユニットで構成される制御
回路３０を付加したことにある。
それと同一とする。本発明で特徴的なことは、外部ＲＡ
Ｍ２５を外付けしたこと、及び信号切換え回路を主構成
とする各種インターフェースユニットで構成される制御
回路３０を付加したことにある。
説明の便宜上、制御回路３０は制御用プロセッサユニッ
ト２１も含むものとする。又、上記各種インタースユニ
ットとは外部ＲＡＭｚｓとのインターフェース、音声合
成ＬＳＩ２２との入出力インターフェース、そしてバッ
ファＲＡＭ２３アクセスのためのインターフェースのそ
れぞれを示す。
ト２１も含むものとする。又、上記各種インタースユニ
ットとは外部ＲＡＭｚｓとのインターフェース、音声合
成ＬＳＩ２２との入出力インターフェース、そしてバッ
ファＲＡＭ２３アクセスのためのインターフェースのそ
れぞれを示す。
尚、は１中３１は制約用プロセッサユニット２１が持つ
アドレス・データバス（ＡＤＲ／ＤＡ’Ｉ’）、３２は
メモリパス（ＭｌｕＭ ＣＮＴ ）、３３は制御用プロ
セッサユニット２ノより出力される制飢他号が伝播する
制御線であり、バッファＩ＜ＡＭ２ＪのＣ８（チップセ
レクト）、ＯＥ（アウトプット・イネーブル）、Ｒ／Ｗ
（ＲＥＡＩ）／ＷＲＩＴｌｉ３）′４Ａ子（いずオＬも
図示せず）に接続される。
アドレス・データバス（ＡＤＲ／ＤＡ’Ｉ’）、３２は
メモリパス（ＭｌｕＭ ＣＮＴ ）、３３は制御用プロ
セッサユニット２ノより出力される制飢他号が伝播する
制御線であり、バッファＩ＜ＡＭ２ＪのＣ８（チップセ
レクト）、ＯＥ（アウトプット・イネーブル）、Ｒ／Ｗ
（ＲＥＡＩ）／ＷＲＩＴｌｉ３）′４Ａ子（いずオＬも
図示せず）に接続される。
３４は音声合成ＬＳＩ、？、２から出ているアドレス・
データバス、３５は音声合成ＬＳＩ２．？から出力され
るメモリ制御信号が伝播する信号線である。この音声合
成ＬＳＩ２２が持つアドレス・データバス３ノ及び制御
線３３は状態監視のため、制ω１１用プロセッサユニッ
ト２１が持つ入出カポ−） （ＩＯＰ ｌ ）に接続さ
れる。又３６は制御用プロセッサユニット２１が音声合
成ＬＳＩ２２を制御するために生成出力さＩｔ、る各種
信号が伝播する制御線である。
データバス、３５は音声合成ＬＳＩ２．？から出力され
るメモリ制御信号が伝播する信号線である。この音声合
成ＬＳＩ２２が持つアドレス・データバス３ノ及び制御
線３３は状態監視のため、制ω１１用プロセッサユニッ
ト２１が持つ入出カポ−） （ＩＯＰ ｌ ）に接続さ
れる。又３６は制御用プロセッサユニット２１が音声合
成ＬＳＩ２２を制御するために生成出力さＩｔ、る各種
信号が伝播する制御線である。
図中、ハツチングのなされたラインは本発明により付加
される信号ライン群である。
される信号ライン群である。
以下、本発明実施例の動作につき詳細に説明する。
一制御回路３０は、音声合成Ｌ Ｓ Ｉ ２２より出力
されるアドレス・データライン３４、メモリ制御信号ラ
イン３５を伝播する信号に基づき、音声合成ＬＳＩ２．
？の動作状態を入力ボート（ＩＯＰ ｌ）で監視するこ
とにより、音声合成ＬＳＩ、）２によるメモリアクセス
が無い場合にのみ、バッファＲＡＭ２３をアクセスする
事を可能とする。このメモリアクセスの切換えは、制御
用プロセッサユニット２１が上記入出カポ−）（ＩＯＰ
ｌ）を介して情報を得、これを解読することで制御線
３３に切換え信号を発し、信号切換え回路を動作させる
ことによりなされる。この信号切換え回路は良く知られ
ている通常のパス接続切換えのためのゲート群で構成さ
れるため、内部構成等詳細についての説明は省略する、 一般に、音声合成Ｌ８１２２の単位時間内におけるバッ
ファＲＡＭ２．９のアクセスは、制、１用プロセツサユ
ニツト２１等のそれに比べると著しく少なくなるため、
制御用プロセッサユニット２ノは、音声合成Ｌ Ｓ Ｉ
、？ 、？アクセスから次のアクセスまでの間にバッ
ファＲＡＭ２Ｊを数回アクセスすることが出来る。
されるアドレス・データライン３４、メモリ制御信号ラ
イン３５を伝播する信号に基づき、音声合成ＬＳＩ２．
？の動作状態を入力ボート（ＩＯＰ ｌ）で監視するこ
とにより、音声合成ＬＳＩ、）２によるメモリアクセス
が無い場合にのみ、バッファＲＡＭ２３をアクセスする
事を可能とする。このメモリアクセスの切換えは、制御
用プロセッサユニット２１が上記入出カポ−）（ＩＯＰ
ｌ）を介して情報を得、これを解読することで制御線
３３に切換え信号を発し、信号切換え回路を動作させる
ことによりなされる。この信号切換え回路は良く知られ
ている通常のパス接続切換えのためのゲート群で構成さ
れるため、内部構成等詳細についての説明は省略する、 一般に、音声合成Ｌ８１２２の単位時間内におけるバッ
ファＲＡＭ２．９のアクセスは、制、１用プロセツサユ
ニツト２１等のそれに比べると著しく少なくなるため、
制御用プロセッサユニット２ノは、音声合成Ｌ Ｓ Ｉ
、？ 、？アクセスから次のアクセスまでの間にバッ
ファＲＡＭ２Ｊを数回アクセスすることが出来る。
第４図にデータの流れが示されている。
本発明実施例において、バッファＲＡＭｚｓは２にバイ
トで構成さｔＬ、音声合成ＬＳＩ２２は°“００００″
’ ＨＥＸ番地から’ ＯＦ Ｆ Ｆ ’”ＨＥＸ番地
迄をアクセスするものとする。まず、制御装’ｆｆｊ、
３０は、外部１＜ＡＭ２５のデータブロックＡをバッ
ファ２３の”ｏｏｏ”ＨＥＸ〜”４００”ＨＥＸの領域
に転送し、音声合成ＬＳ■２２を起組１する。音声合成
ＬＳ Ｉ ｚ ２がデータブロックＡに収納されたデー
タの音声合成処理を全て終える冬の間に制ａ［ｌｌ装置
３ｏは、ハラ７７’ ＲＡ Ｍ ２３ （２） ” ４
００″ＨＩＥＸ′″’７ＦＦ″ＨＥＸ迄の領域にデータ
ブロックＢの内容を転送する。
トで構成さｔＬ、音声合成ＬＳＩ２２は°“００００″
’ ＨＥＸ番地から’ ＯＦ Ｆ Ｆ ’”ＨＥＸ番地
迄をアクセスするものとする。まず、制御装’ｆｆｊ、
３０は、外部１＜ＡＭ２５のデータブロックＡをバッ
ファ２３の”ｏｏｏ”ＨＥＸ〜”４００”ＨＥＸの領域
に転送し、音声合成ＬＳ■２２を起組１する。音声合成
ＬＳ Ｉ ｚ ２がデータブロックＡに収納されたデー
タの音声合成処理を全て終える冬の間に制ａ［ｌｌ装置
３ｏは、ハラ７７’ ＲＡ Ｍ ２３ （２） ” ４
００″ＨＩＥＸ′″’７ＦＦ″ＨＥＸ迄の領域にデータ
ブロックＢの内容を転送する。
以上の動作を繰返すことにより効率的なデータ転送を実
現する。
現する。
以上説明の如く本発明によれば音声処理のために使用さ
れるメモリを外部からコントロールすることにより、従
来の音声合成ＬＳＩ単体で使用するより多種・長時間の
音声を再生できる。
れるメモリを外部からコントロールすることにより、従
来の音声合成ＬＳＩ単体で使用するより多種・長時間の
音声を再生できる。
具体的に、合成可能な音声量を制限するものは外部ＲＡ
Ｍの容量となり、その容量分だけ変換される音声の量
が拡大される。
Ｍの容量となり、その容量分だけ変換される音声の量
が拡大される。
第１図は従来の音声合成装置の回路構成例を示す図、第
２図は本発明の楯、略構成を示すブロック図、第３図は
本発明の実施例を示すブロック図、第４図は本発明実施
例によるデータの流れを示す図である。 ２１°°・制御用プロセッサユニット、２２・・・音声
合成ＬＳＩ、２３・・・バッファＲＡＭ、２５・・・外
部ＲＡＭ、３０・・・制御回路。 出願人代理人 弁理士 齢 江 酸 第１図 ４ 彦 第２図
２図は本発明の楯、略構成を示すブロック図、第３図は
本発明の実施例を示すブロック図、第４図は本発明実施
例によるデータの流れを示す図である。 ２１°°・制御用プロセッサユニット、２２・・・音声
合成ＬＳＩ、２３・・・バッファＲＡＭ、２５・・・外
部ＲＡＭ、３０・・・制御回路。 出願人代理人 弁理士 齢 江 酸 第１図 ４ 彦 第２図
Claims (1)
- ディジタル化した音声情報が記憶される外部ＲＡＭと、
この外部ＲＡＭより音声情報を得、制御用プロセッサユ
ニットと共有使用されるバッファＲＡＭにそのデータを
取込み、音声出力を行なう音声合成回路と、この音声合
成回路の動作状態を常に監視し、該動作状態に従かい上
記バッファＲＡＭのアクセスを切換え、上記外部ＲＡＭ
からの内部バッファに対する音声情報転送と上記制御用
プロセッサユニットから背戸合成回路に対し出力される
音声合成指令の転送を並行して行なう制御回路とを具備
することを特徴とする音声合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037607A JPS60181800A (ja) | 1984-02-29 | 1984-02-29 | 音声合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037607A JPS60181800A (ja) | 1984-02-29 | 1984-02-29 | 音声合成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60181800A true JPS60181800A (ja) | 1985-09-17 |
Family
ID=12502264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037607A Pending JPS60181800A (ja) | 1984-02-29 | 1984-02-29 | 音声合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181800A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134693A (ja) * | 1985-12-09 | 1987-06-17 | 株式会社四国情報通信ネットワーク | 登録音声の発声装置 |
-
1984
- 1984-02-29 JP JP59037607A patent/JPS60181800A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134693A (ja) * | 1985-12-09 | 1987-06-17 | 株式会社四国情報通信ネットワーク | 登録音声の発声装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297231A (en) | Digital signal processor interface for computer system | |
| US6180864B1 (en) | Tone generation device and method, and distribution medium | |
| US6180861B1 (en) | Tone generation device and method, distribution medium, and data recording medium | |
| US5559779A (en) | Digital audio recorder using external memory medium and leading portion audio data memory | |
| JP2669267B2 (ja) | バッファメモリ装置 | |
| JPS5834500A (ja) | 音声出力制御方式 | |
| JPS6199198A (ja) | 音声分析合成装置 | |
| JPH0540560Y2 (ja) | ||
| JPS60181797A (ja) | 音声入出力装置 | |
| KR100379450B1 (ko) | 음성합성보드에서의 연속적인 음성재생을 위한 구조 및 그 구조를 이용한 연속적인 음성재생방법 | |
| JPS586172B2 (ja) | インタ−フエ−ス方式 | |
| JP2005190332A (ja) | データ転送制御装置 | |
| JPS60159796A (ja) | 音声デ−タアクセス方式 | |
| JP2002135421A (ja) | 構内無線制御装置 | |
| JP2000122668A (ja) | デジタル音声データ処理装置およびコンピュータシステム | |
| JP3258276B2 (ja) | 情報再生装置および情報記録再生装置 | |
| KR100204877B1 (ko) | 음성사서함 시스템의 음성데이터 전달장치 | |
| JP2000259553A (ja) | データ処理装置 | |
| JPH0520148A (ja) | メモリとフアイルの一元管理方式 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JP2002515607A (ja) | 楽音生成装置並びに方法、及び提供媒体 | |
| JPH08129397A (ja) | 音声合成システム | |
| JPH04247540A (ja) | メモリ間ブロック転送方式 | |
| JPH01251246A (ja) | メモリ制御装置 | |
| JPS60159797A (ja) | 音声合成装置 |