JPS60181836A - プログラマブルコントロ−ラのコモンインタ−ロツク処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、プログラマブル・コントローラのコモン°イ
ンターロック処理に係り、特に、マイクロゾログラム方
式のコモン・インターロック処理方法に関する。

〔発明の背景〕

コモン・づンターロック処理とは、第１図のように、制
御フロックの１つを共通制御点１１によって、起動状態
又は不動状態にするような処理である。第１図はラダー
シーケンスは下記のように。

書くことができる８ ０］＝］＋　・１２ ０２＝Ｉｉ・　（１３＋１４） ０３　＝　１’　］・１５・１６ ０４＝、Ｊｌ・１７ このような例では、共通制御入力１１が′０″の場合ニ
ハ、Ｉ　２−１７　（７）”Ｉ”、　”０”ニががわら
ず０】〜０４は′０″′となる。

ところが、従来のプログラマブルコントローラでは■】
が′０″′であっても上式の演算処理を行っていた、 ところが、このようなケースは実際の制御用途には多く
現われ、しかも、すべての共通制御点が＃　１１′であ
るというケースは少いにもかかわらず、すべての演算に
行なうことになり、無駄演！”ｌ：　１１．’ｌ’間を
費やす原因となっていた。

この例のような場合は１つの制御点の値を調べることに
より、他の制御伊の読み込ｊ、又は演算が不要となり得
る。

〔発明の概要〕

本発明はフリップフロップの値が′１″であるときには
命令をそのまま実行し、その値が゛０″のときには入力
系の命令は処理せず、出力系の命令実行時は無条件に０
″を出方することにある・〔発明の実施例〕 第２図は本発明が適用されるところのプログラマブルコ
ントローラのＣＰＵの構成であり、第３図は、第２図に
おけるＡＬＵ　ｌ　Ｏの内部構成である。

インストラクションレジスタ２にてマイクロプログラム
ジャンプアドレス発生装置３が接続されている。さらに
、その出力アドレス４にマイクロプログラムアドレス発
生装置５に、マイクロプログラムからのジャンプアドレ
ス６と共に接続されている。この’３１４　ＰＬは、ア
ドレスカウンター機能とジャンプアドレスラッチ機能と
をあわせ持つものである。この′！Ａｒａが発生したア
ドレスはマイクロブロクラムメモリ７に入る。その出力
、マイクロブロクラム８はバイプラー「ンレジスタ９を
経て、コントロールｆＥ号となり、ＡＬｔＪｌｏ、メモ
リアドレスレジスタ！１．データレジスタ１２など各デ
バイスに接続されている。従来Ａ　Ｌ　ｔＪは第３図の
ような構成となっており、演算器１２．アキュムレータ
１４．コモン・インターロックフリップフロップ１５．
ΔＮ　Ｄグート１６から成っている。

メモリアドレスしジスタ１１はアドレスバス１７と接続
さ、ｉし、データレジスタ１２とインストラクションレ
ジスタ２は、データバス１８に接続されている６、これ
らのデバイスの同期をとるために、クロツノ発ノＰ、　
’Ｌ：：’ｉ　］　９のクロックＣＰが各デバイスに接
続されている。また、パスラインにはメモリ２０とＰｌ
　０２　＋が接続されている。

メモリアドレスレジスタ１１が指示したアドレスによっ
て、メモリが出力した命令語をデコードすることにより
、マイクロプログラムジャンプアドレス発生装置 ロプログラムの先頭アト１７ス発生させる。それを受け
たマイクロプログラムチ装１フ１発生ジ！ｉ置Ｆ・は、
その先頭アドレスをマイクロプログラムアドレスとマ°
Ｃ出力し１、さらに順次、１ずつ加算したアドレスを出
力していく７さらに、それを受ζブたマイクロプログラ
ムメモリ７は、順次マイクロプログラム８を出力してい
く、そのマイクロプロゲラ１１８はバイブラインレジス
タ９を経て、各デバイス　□をコントロールする。この
コンｌ−０−ル信号により、データが１．エリよりデー
タウジ７り、□、。　１取り込まれる。そのデータを用
いｔＫ算’ｌ＋：：Ｉ　３け２ｉｉｉ勢“結果を出力す
るが、もしごごで、コモン・インターロックフリップフ
ロップ１５がリセット状態にあると、ＡＮＤゲート１６
により、演！７結果はｆｉｌ：０と出力される。（のた
め、アキコｔ、レータ１４の内容は常に０となり、ＣＩ
”　Ｌｌの出力データ　１もＯとなる。このようにして
、コモン・インターロックンリツブフロツブ１５が、リ
セット状態。

つまり、コモン・インターロックＯＦＦの時は、以下の
制御ノたがすべてリセットされることになる逆に、コモ
ン・インターロックフリップフロップ１５がセット状ｆ
ｒ、つまり、コモン・インターロック（、＋　Ｎ　＋７
１１Ｉ；ｒｌ：ｔ、　以下（１）’ｆＪＪ’ａ点０）　
ＩＪ　ｉｉ　、　ＯＦ”　Ｆ　＋ＩＣＩ）　ｔＪ　＆吋
ｉｔ／　２７毛１．果による。

このように本実施例によると、共通制御点は毎回とり込
む必要がなく、処理性が向上する。

以下に、同フリップフロップをマイクロプロゲラムシτ
ンブア１−レス発生装ｆ、Ｑ　３に入力させ処理性を向
」―させる方法を示す、 第４図てコモン・−インターロックフリップフロップ１
５は、マイクロプログラムジャンプアドレス発生装置３
に接続されている。このフリップフロップ１５はマイク
ロプログラム８にｊ：リセット。

リセツ１〜される。また、第５図に示されるようにＡ［
、ＵＩＯの内部に、コモン・インターロックフリップフ
ロップ１５とＡＮＤゲート１６を持たない。

メモリア（・レスレジスタ］】が指示したアドレスによ
って、メモリ２０が出力し、た命令がインスＩ〜ラクシ
ョンレジスタ２に入る。この命令Ｈ（ｔをデコー１〜す
ることにより、マイクロゾログラムジャンプアドレス発
生装置３は、この命令に対応したマイクロブロタラムの
次頭アドレスを発生させようとするが、もし、ここでコ
モン・インターロックプリップフロップ１５がリセット
状態にあると、マイクロプログラムジャンプアトレス発
生装ＴｆＬ３は、コモン・インターロック処理のマイク
ロプログラムの先頭アドレスを発生させる、以後は従来
型と同様にマイクロプロゲラｔ、８が出力される。

このようにして、制御はコモン・インターロック処理に
移行する。実施例では、入力命イ１をノーオペレーショ
ン化し、出力命令はゼロ出力化を行なうコモン・インタ
ーロック処理マイクロプログラムを組んだため高効率、
高速のコモン・インターロック処理が実現する。

逆に、コモン・インターロックフリップフロップがセッ
ト状態の時は、従来型と同様に通常のシーケンス制御と
なる。

なお、図中２２はＣｌ５Ｎ、２３〜２８はコントロール
（１ト号、２９はセット（３号、３０はリセット信号、
３１．３２はコン１へロール（８号である。

〔発明の効果〕

本発明によれば、コモン・インターロック処理の高効率
化、高速化が可能となり、ＡＬＵ部にコモン・インター
ロックフリップフロップとＡＮＤゲーグーが不要となる
。

【図面の簡単な説明】

第１図はコモン・インターロック処理の説明図、第２図
は従来のマイクロプログラム方式のＣＰＵの動作を説明
するブロック図、第３図は従来のコモン・インターロッ
ク処理を説明するブロック図。 第４図は本発明の詳細な説明するブロック図、第５図は
本発明と従来との構成の違いを説明するブロック図であ
る。 ３・・・マイクロゾログラムジャンプアドレス発生装置
、４・・・マイクロプログラムジャンプアドレス、５・
′・マイクロプログラムアドレス発生装（，６・・・ジ
ャンプアドレス、７・・・マイクロプログラムメモリ、
８・・・マイクロプログラム、９・・・パイプラインレ
ジスタ、１５・・・フリップフロップ、２３〜２８・・
・コントロール信号、２９・・・フリッププロップセッ
ト（８号。 ｖ−Ｊ３０ も４目 □ ５丁目２番１号　株式会社日立製作所大み５丁目２番１
号　株式会社日立製作所大み５丁目２番１号　株式会社
日立製作所大み１゜ □

Claims (1)

1. 【特許請求の範囲】 １、命令格納用メモリと命令をこの命令格納用メモリか
   Ｉ）取り出して−Ｉｔ′！ｉＭえておく命令レジスタと
   、この命令レジスタ内の命令コードを解読し、前記命令
   の処理を実行するためのマイクロプログラムの先頭番地
   を発生するマイクロプログラムジャンプアトレス発生装
   置と、このマイクロプログラムジャンプアドレス発生装
   置が発生するアドレスを先頭番地として、一連のマイク
   ロプログラムアドレスを発生ずるマイクロプログラムア
   ドレス発生１７ｉ置と、前記マイクロプログラムを格納
   するマイクロプロプラムメモリ及びこのマイクロプロゲ
   ラ１１メモリの出力をラッチするパイプラインレジスタ
   を備えたプログラマブルコントローラにおいて。 前記マイクロプログラムによりセット、リセットが可能
   なフリップフロップを、その出力を前記マイクロプログ
   ラムジャンプアドレス発生装置に入力することで、前記
   フリップフロップの内容がｔｚ　１　ｔｚのときには命
   令を処理仕様通りに実行し、前記フリップフロップの内
   容が０′″のときには入力命令はノーオペレーション化
   し、出力命令はセロ出力化を行なうことを特徴とするプ
   ログラマブルコントローラのコモンインターロック処理
   方法。 ２、特許請求の範囲第１項において、前記マイクロプロ
   グラムによりセット、リセットが可能な前記フリップフ
   ロップの出力をＡ　Ｎ　Ｉ）グー１〜を介して演算器の
   出力でコントロールすることにより。 前記フリップフロップの内容がｉｉ　ｌ　Ｉ＋の時には
   命令を処理仕様通りに実行し、前記フリップフロップの
   内容が０″のときには出力命令はセロ出力とすることを
   特徴とするブロクラマフルコントローラのコモンインタ
   ーロック処理方法。