JPS60182169A - アモルフアスシリコンインバ−タ - Google Patents
アモルフアスシリコンインバ−タInfo
- Publication number
- JPS60182169A JPS60182169A JP59035913A JP3591384A JPS60182169A JP S60182169 A JPS60182169 A JP S60182169A JP 59035913 A JP59035913 A JP 59035913A JP 3591384 A JP3591384 A JP 3591384A JP S60182169 A JPS60182169 A JP S60182169A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- amorphous silicon
- load resistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本考案はアモルファスシリコンインバータの改良に関す
るものである。
るものである。
従来技術と問題点
第１図は従来のアモルファスシリコン薄膜を用いたイン
バータを説明するための図であり、αは断面図、ｂは等
価回路図である。同図において、１はガラス又は石英基
板、２はゲート電極Ｇ、６はゲート絶縁膜、４は水素化
アモルファスシリコン（ａ−ｓｉ：ａ ）膜、５はｎ”
ａ−８１膜、６はソース電極ｓ、７はドレイン電極り、
８は負荷抵抗用電極なそれぞれ示している。このインバ
ータは０図の如く、基板１の上にゲート電極２、α−８
ｉ：Ｈ膜４、ｎ”ａ−８ｉ膜５、ソース及びドレイン電
極６゜７よりなるドライバー用薄膜トランジスタ（ＴＩ
ＦＴ ）とｎ＋α−８１膜５と電極８とよりなる負荷抵
抗ＲＬが形成されｂ図に示す等何回路の如く構成されて
いる。そしてＴＰＴのゲートＧに信号が印加されていな
いときはＴａｕｔは１Ｈ″であり、ゲートＧに信号が印
加されるとＴＰＴはＯＮとなりＶｏｕｔを＠Ｌ″として
インバータの作用をする。
バータを説明するための図であり、αは断面図、ｂは等
価回路図である。同図において、１はガラス又は石英基
板、２はゲート電極Ｇ、６はゲート絶縁膜、４は水素化
アモルファスシリコン（ａ−ｓｉ：ａ ）膜、５はｎ”
ａ−８１膜、６はソース電極ｓ、７はドレイン電極り、
８は負荷抵抗用電極なそれぞれ示している。このインバ
ータは０図の如く、基板１の上にゲート電極２、α−８
ｉ：Ｈ膜４、ｎ”ａ−８ｉ膜５、ソース及びドレイン電
極６゜７よりなるドライバー用薄膜トランジスタ（ＴＩ
ＦＴ ）とｎ＋α−８１膜５と電極８とよりなる負荷抵
抗ＲＬが形成されｂ図に示す等何回路の如く構成されて
いる。そしてＴＰＴのゲートＧに信号が印加されていな
いときはＴａｕｔは１Ｈ″であり、ゲートＧに信号が印
加されるとＴＰＴはＯＮとなりＶｏｕｔを＠Ｌ″として
インバータの作用をする。
このような従来のアモルファスシリコンインバータはド
ライバー用薄膜トランジスタＴＰＴと負荷抵抗ＲＬとが
基板上に２次元的に配置されているため素子面積が大き
くなり、シフトレジスタなどの周辺回路に適用される場
合に高密度化が困難となるといった欠点があった。
ライバー用薄膜トランジスタＴＰＴと負荷抵抗ＲＬとが
基板上に２次元的に配置されているため素子面積が大き
くなり、シフトレジスタなどの周辺回路に適用される場
合に高密度化が困難となるといった欠点があった。
発明の目的
本発明は上記従来の欠点に鑑み、小型化したアモルファ
スシリコンインバータを提供すること２目的とするもの
である。
スシリコンインバータを提供すること２目的とするもの
である。
発明の構成
そしてこの目的は本発明によれば、ドライバー用アモル
ファスシリコン薄膜トランジスタと負荷抵抗を多層に構
成したことを特徴とするアモルファスシリコンインバー
タを提供することによって達成される。
ファスシリコン薄膜トランジスタと負荷抵抗を多層に構
成したことを特徴とするアモルファスシリコンインバー
タを提供することによって達成される。
発明の実施例
以下、本発明実施例を図面によって詳述する。
第２図は本発明によるアモルファスシリコンインバータ
を説明するための図である。同図において、１０は基板
、１１はゲート電極、１２はゲー）絶ｉ膜、１３は水素
化アモルファスシリコン（ａ−８ｉ：Ｈ）膜、１４はｎ
”ｔＬ−８ｉ膜、１５はソース電極、１６はドレイン電
極、１７は層間絶縁膜、１８は負荷抵抗、１９は電源用
電極、２０は出力端子電極、２１はアース端子電極をそ
れぞれ示している。
を説明するための図である。同図において、１０は基板
、１１はゲート電極、１２はゲー）絶ｉ膜、１３は水素
化アモルファスシリコン（ａ−８ｉ：Ｈ）膜、１４はｎ
”ｔＬ−８ｉ膜、１５はソース電極、１６はドレイン電
極、１７は層間絶縁膜、１８は負荷抵抗、１９は電源用
電極、２０は出力端子電極、２１はアース端子電極をそ
れぞれ示している。
本実施例はガラスあるいは石英を用いた基板１０の上に
形成されたゲー）を極１１、ゲート絶縁膜１２、活性層
となるα−８ｉ：Ｈ膜１３、該α−３ｉ：Ｈ膜とソース
−ドレイン電極とのオーミ、り接触改善用の♂α−８１
膜１４、ソース電極１５、ドレイン電極１６とよりなる
アモルファスシリコン薄膜トランジスタの上に該薄膜ト
ランジスタの特性に劣化が生じない温度で形成された層
間絶縁膜１７を介して♂α−８１膜の負荷抵抗１８が設
けられ、さらに該負荷抵抗１８とドレイン電極１６とを
結ぶ出力端子電極２０と、該負荷抵抗１８の他端の電源
用電極１９と、ソース電極１５に接続されたアース端子
電極２１とが設けられたものである。
形成されたゲー）を極１１、ゲート絶縁膜１２、活性層
となるα−８ｉ：Ｈ膜１３、該α−３ｉ：Ｈ膜とソース
−ドレイン電極とのオーミ、り接触改善用の♂α−８１
膜１４、ソース電極１５、ドレイン電極１６とよりなる
アモルファスシリコン薄膜トランジスタの上に該薄膜ト
ランジスタの特性に劣化が生じない温度で形成された層
間絶縁膜１７を介して♂α−８１膜の負荷抵抗１８が設
けられ、さらに該負荷抵抗１８とドレイン電極１６とを
結ぶ出力端子電極２０と、該負荷抵抗１８の他端の電源
用電極１９と、ソース電極１５に接続されたアース端子
電極２１とが設けられたものである。
このように構成された本実施例はドライバー用のアモル
ファスシリコン薄膜トランジスタの上に絶縁膜を介して
負荷抵抗が形成された２層構造であるため、従来の単層
構造のものより基板面積が小さくなり小型化が実現され
る。
ファスシリコン薄膜トランジスタの上に絶縁膜を介して
負荷抵抗が形成された２層構造であるため、従来の単層
構造のものより基板面積が小さくなり小型化が実現され
る。
次に本実施例の製作工程を説明すると、先ず基板１０上
に形成したゲート電ｆｉ！１１上に５１０２あるいはＳ
ｉＮを用いたゲート絶縁膜１２、活性層のα−８ｉ：Ｈ
膜１３、チャンネル部保護のための８１０２あるいはＳ
ｉＮ絶縁膜をグロー放電分解法により連続成膜する。そ
の後チャンネル部以外の保護用絶縁膜を工、チング後、
続いてオーミック改善のためのｎα−８１膜１４を成膜
し、さらにソース・トレイン用金属を全面に蒸着した後
、ホトリソグラフィーによりソース働ドレイン電極１５
゜１６を形成してドライバー用アモルファスシリコン薄
膜トランジスタを作成する。
に形成したゲート電ｆｉ！１１上に５１０２あるいはＳ
ｉＮを用いたゲート絶縁膜１２、活性層のα−８ｉ：Ｈ
膜１３、チャンネル部保護のための８１０２あるいはＳ
ｉＮ絶縁膜をグロー放電分解法により連続成膜する。そ
の後チャンネル部以外の保護用絶縁膜を工、チング後、
続いてオーミック改善のためのｎα−８１膜１４を成膜
し、さらにソース・トレイン用金属を全面に蒸着した後
、ホトリソグラフィーによりソース働ドレイン電極１５
゜１６を形成してドライバー用アモルファスシリコン薄
膜トランジスタを作成する。
しかる後、アモルファスシリコン薄膜トランジスタの特
性劣化を生じない温度で５ｉｎ２． ＳｉＮなどの無機
物あるいはポリイミドなどの有機物を用いた層間絶縁膜
１７を形成した後肢膜にコンタクトホールをエツチング
により形成する。
性劣化を生じない温度で５ｉｎ２． ＳｉＮなどの無機
物あるいはポリイミドなどの有機物を用いた層間絶縁膜
１７を形成した後肢膜にコンタクトホールをエツチング
により形成する。
次にドレイン電極側にホスフィンとモノシランを含む混
合ガスを反応ガスとし上記温度においてグロー放電分解
法により負荷抵抗用？α−８１膜を形成し、パターニン
グの後工、チングして負荷抵抗１８を形成する。
合ガスを反応ガスとし上記温度においてグロー放電分解
法により負荷抵抗用？α−８１膜を形成し、パターニン
グの後工、チングして負荷抵抗１８を形成する。
その後配線用電極金属を蒸着し、従来のホトエツチング
技術によりパターニングしてｔ源用電極１９、出力端子
電極２０、アース端子電極２１を形成して完成するので
ある。
技術によりパターニングしてｔ源用電極１９、出力端子
電極２０、アース端子電極２１を形成して完成するので
ある。
第６図は本発明の他の実施例ご説明するための図である
。同図において第２図の前実施例と同一部分は同一符号
を付して示した。本実施例が前実施例と異なるところは
負荷抵抗１８を出力端子電極２０の上に形成し、その上
に′電源用電極１９を形成してサイトイ、チ構造とした
ことである。なお本実施例の効果は前実施例と全く同様
である。
。同図において第２図の前実施例と同一部分は同一符号
を付して示した。本実施例が前実施例と異なるところは
負荷抵抗１８を出力端子電極２０の上に形成し、その上
に′電源用電極１９を形成してサイトイ、チ構造とした
ことである。なお本実施例の効果は前実施例と全く同様
である。
発明の効果
以上、詳細に説明したように本発明のアモルファスシリ
コンインバータはドライバー用アモルファスシリコン薄
膜トランジスタと負荷抵抗を絶縁膜を介して２Ｎ構造と
することにより、高密度化、小型化が可能となり、液晶
ディスプレイの駆動回路、イメージセンサのスイッチン
グ素子シフトレジスタなどに応用してその小型化に寄与
するといった効果大なるものである。
コンインバータはドライバー用アモルファスシリコン薄
膜トランジスタと負荷抵抗を絶縁膜を介して２Ｎ構造と
することにより、高密度化、小型化が可能となり、液晶
ディスプレイの駆動回路、イメージセンサのスイッチン
グ素子シフトレジスタなどに応用してその小型化に寄与
するといった効果大なるものである。
第１図は従来のアモルファスシリコンインバータを説明
するための図、第２図は本発明によるアモルファスシリ
コンインバータを説明するための図、第３図は本発明の
他の実施例を説明するための図である。 図面において、１０は基板、１１はゲート電極、１２は
ゲート絶縁膜、１６は水素化アモルファスシリコン（α
−８ｉ＋Ｈ）膜、１４は？α−８１膜、１５はソース電
極、１６はドレイン電極、１７は層間絶縁膜、１８は負
荷抵抗をそれぞれ示す。 特許出願人 冨士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之 第１図 （ａ） （ｂ）
するための図、第２図は本発明によるアモルファスシリ
コンインバータを説明するための図、第３図は本発明の
他の実施例を説明するための図である。 図面において、１０は基板、１１はゲート電極、１２は
ゲート絶縁膜、１６は水素化アモルファスシリコン（α
−８ｉ＋Ｈ）膜、１４は？α−８１膜、１５はソース電
極、１６はドレイン電極、１７は層間絶縁膜、１８は負
荷抵抗をそれぞれ示す。 特許出願人 冨士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之 第１図 （ａ） （ｂ）
Claims (1)
- １、 ドライバー用アモルファスシリコン薄膜トランジ
スタと負荷抵抗を多層に構成したことを特徴とするアモ
ルファスシリコンインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035913A JPS60182169A (ja) | 1984-02-29 | 1984-02-29 | アモルフアスシリコンインバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035913A JPS60182169A (ja) | 1984-02-29 | 1984-02-29 | アモルフアスシリコンインバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182169A true JPS60182169A (ja) | 1985-09-17 |
Family
ID=12455265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035913A Pending JPS60182169A (ja) | 1984-02-29 | 1984-02-29 | アモルフアスシリコンインバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371398A (en) * | 1988-10-19 | 1994-12-06 | Fuji Xerox Co., Ltd. | Thin film transistor |
| US5471070A (en) * | 1992-10-30 | 1995-11-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same |
-
1984
- 1984-02-29 JP JP59035913A patent/JPS60182169A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371398A (en) * | 1988-10-19 | 1994-12-06 | Fuji Xerox Co., Ltd. | Thin film transistor |
| US5471070A (en) * | 1992-10-30 | 1995-11-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| US20100117088A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2006190967A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| CN101226901A (zh) | 薄膜晶体管、薄膜晶体管基板及其制造方法 | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP4731897B2 (ja) | 薄膜トランジスタ表示板とその製造方法 | |
| JP4511931B2 (ja) | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 | |
| JP2005062889A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4373919B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPS60182169A (ja) | アモルフアスシリコンインバ−タ | |
| JPH03249735A (ja) | 薄膜トランジスタの製造方法 | |
| KR100560974B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| JPH0654782B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH0717059Y2 (ja) | 液晶表示パネル用電極基板 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JPS6178166A (ja) | 薄膜トランジスタ−アレ−とその製造方法 | |
| JPH0530057B2 (ja) | ||
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ |