JPS60183665A - Ｄｍａ転送システム - Google Patents
Ｄｍａ転送システムInfo
- Publication number
- JPS60183665A JPS60183665A JP3856684A JP3856684A JPS60183665A JP S60183665 A JPS60183665 A JP S60183665A JP 3856684 A JP3856684 A JP 3856684A JP 3856684 A JP3856684 A JP 3856684A JP S60183665 A JPS60183665 A JP S60183665A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- dma
- signal
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のオリ用分野〕
本発明は、ｌ）ＭＡ獣込に係り、イケに上記１怠装置上
に設けられ、１）ＭＡ転送で送られてくるデータを蓄積
する受信バッファ群の効率良い運用に適するＤＭＡ獣送
制卸万式に胸する。
に設けられ、１）ＭＡ転送で送られてくるデータを蓄積
する受信バッファ群の効率良い運用に適するＤＭＡ獣送
制卸万式に胸する。
ＤＭＡ転送要求を発生する１ｇ号界として、データ回線
に接続されるデータ受信装置等のようなランタ゛ムにプ
ロツク長データを発生する装置を収容ｊ ７）Ｄ Ｍ
Ａ転送システムでは、データ示庄後、速−やかにデータ
を蓄積する受１呂バッファを決定するために、・発信′
＋３詠毎Ｏこ、上記１意１央ｊ沈上のバッファを複数１
！！ＩＩΔ０り当°Ｃておき、これらのバッファをチェ
ーン比す、ｂことにより、ノ・−ドウエアが自律的に次
のバッファを認識できるようにしている。又この時−中
央ル制御装置は、データ私送終了の報告をうけとると、
チェーン化した１１れ査より容易にどのバッファにデー
タか蓄積しているかを苅ることができる。
に接続されるデータ受信装置等のようなランタ゛ムにプ
ロツク長データを発生する装置を収容ｊ ７）Ｄ Ｍ
Ａ転送システムでは、データ示庄後、速−やかにデータ
を蓄積する受１呂バッファを決定するために、・発信′
＋３詠毎Ｏこ、上記１意１央ｊ沈上のバッファを複数１
！！ＩＩΔ０り当°Ｃておき、これらのバッファをチェ
ーン比す、ｂことにより、ノ・−ドウエアが自律的に次
のバッファを認識できるようにしている。又この時−中
央ル制御装置は、データ私送終了の報告をうけとると、
チェーン化した１１れ査より容易にどのバッファにデー
タか蓄積しているかを苅ることができる。
従つ又、信号弾の数が非１δに多いシステムでは、王Ｆ
ｒｒ２ 憶装匝上に富に多数のバッファエリアを設り′
ておかねはなら／、ｃい。筐だ、侶＋；′詠からの発生
１Ｍ度が少ない場合には、そのバッファの多くが未使用
状態になりオリ用効率か悪いという欠点かあった。
ｒｒ２ 憶装匝上に富に多数のバッファエリアを設り′
ておかねはなら／、ｃい。筐だ、侶＋；′詠からの発生
１Ｍ度が少ない場合には、そのバッファの多くが未使用
状態になりオリ用効率か悪いという欠点かあった。
本発明の月１１９＆よ、多数の１１ｉＪ ＝己信号Ｗを
イ１するシステムにおいて−ｒｉｉＪａ己１： ”３−
硬よりＩ） Ｍ Ａ ｌｉ奴込で込られてぐるデータを
畜イ貞゛！６王ｒＨ２ｊ：’４ ：４仝ｉｉｔ −にの
受信パフフッ群を多数の前記信ｇ妹で共用することによ
り効率よく運用し、システムに最適なバッファ数を設定
するＤＭＡ転送制御方式を提供することにある。
イ１するシステムにおいて−ｒｉｉＪａ己１： ”３−
硬よりＩ） Ｍ Ａ ｌｉ奴込で込られてぐるデータを
畜イ貞゛！６王ｒＨ２ｊ：’４ ：４仝ｉｉｔ −にの
受信パフフッ群を多数の前記信ｇ妹で共用することによ
り効率よく運用し、システムに最適なバッファ数を設定
するＤＭＡ転送制御方式を提供することにある。
上記目的を来睨するために１本発明では、ＤＭＡ転送終
了時に、ＤＭＡ転送を要求した信号弾の識別にかかる情
報とともに、データを蓄積したバッファの識別にかかる
ｔ＊報を中央制御装置に通知する手段と、４ｊＬ数のバ
ッファ押の内。
了時に、ＤＭＡ転送を要求した信号弾の識別にかかる情
報とともに、データを蓄積したバッファの識別にかかる
ｔ＊報を中央制御装置に通知する手段と、４ｊＬ数のバ
ッファ押の内。
窒バッファを一括して１を理する手段を設けることによ
り、仮数の信号源で受信バッファ群を共用することを可
能としたものである。
り、仮数の信号源で受信バッファ群を共用することを可
能としたものである。
以下、本発明の一笑Ｍ？ＩＩを図を用いて説明する。図
は１本発明を進用したｌ）ＭＡ転送システムのｌｆｌ
ｊ戊を示すブロック図である。
は１本発明を進用したｌ）ＭＡ転送システムのｌｆｌ
ｊ戊を示すブロック図である。
図で、１−１〜１−ｍは、夫々、１０ツク長がＭ諸以内
のデータをバースト的に発生する〃Ｌ個の信号Ｗ（例え
は、データ受信装置）、２は、信号Ｗ、１−１〜１−ｍ
よりのデータ転送要求に従いＮ胎（Ｍ＞Ｎ）づつ、前記
信号源からのデータを転送するＤ Ｍ Ａ ｔｆｔ（制
御装置（ＤＭＡＣ）、６は。
のデータをバースト的に発生する〃Ｌ個の信号Ｗ（例え
は、データ受信装置）、２は、信号Ｗ、１−１〜１−ｍ
よりのデータ転送要求に従いＮ胎（Ｍ＞Ｎ）づつ、前記
信号源からのデータを転送するＤ Ｍ Ａ ｔｆｔ（制
御装置（ＤＭＡＣ）、６は。
各装置を制御、管理する中央側（１１４Ｉ装置（ｃｐｒ
ｔ ） 。
ｔ ） 。
４は、ＤＭＡ転送によって送られてぐるデータを蓄積す
る上記１．＃装置（ＭＭ）、５は、ノ（ソファ設定回路
、６は、空きバッファ管理キュー。
る上記１．＃装置（ＭＭ）、５は、ノ（ソファ設定回路
、６は、空きバッファ管理キュー。
７は、ＤＭＡ弘込縫込終了報告キューは、Ｃ’Ｃバス、
４１は、ＭＭ４上のデータを蓄積するｒＬ個のバッファ
群であり、夫々収載の信号’ ＊ ｉ −１〜１−ｍに
対して共通に設けられ、バッファ長かＭ語以上からｒｆ
る。また、１１は、信号源１−１〜ｉ−ｍが、バッファ
設矩回路５１Ｃバッファ設厘を要求する信号勝、１２は
、信号源１−１〜１−ｒｎ ｉｉ 、 Ｉ） ＭＡ Ｃ
２［１）Ｍ Ａ ＝ｉ要氷及’ｃｉ ＤＭ Ａ Ｉｋ込
ｉ ’ｌ：’報告する倍号腺ｉｆ、１５は、Ｉ）ＭＡＣ
２か信号υ１ｊ４１−１〜１−ｍからのｌ）ＭＡ獣込安
氷にズ・ｊする応答を送出するイｇ号腋、１４は％ＤＭ
ＡＤＭＡ転送ファに蓄積する８語のデータをイぎ号碑１
−１〜１−ｍからＤＭＡＣ２に込る８語の幅をもつテー
タ腺である。１１〜１４の伯′＠腺及びデータ綴は、す
べて、信号Ｗ１−１〜１−ｍによっ゛Ｃ時分割で使用さ
れており、１１〜１４の信号源及びデータ巌が側突する
ことはない。又、１１〜１４の各信号憇及びデータ腺を
受信する側は、ＮＡ製されているタイムスロットによっ
てどの４８号弾に対応するものであるかを知ることが可
能である。
４１は、ＭＭ４上のデータを蓄積するｒＬ個のバッファ
群であり、夫々収載の信号’ ＊ ｉ −１〜１−ｍに
対して共通に設けられ、バッファ長かＭ語以上からｒｆ
る。また、１１は、信号源１−１〜ｉ−ｍが、バッファ
設矩回路５１Ｃバッファ設厘を要求する信号勝、１２は
、信号源１−１〜１−ｒｎ ｉｉ 、 Ｉ） ＭＡ Ｃ
２［１）Ｍ Ａ ＝ｉ要氷及’ｃｉ ＤＭ Ａ Ｉｋ込
ｉ ’ｌ：’報告する倍号腺ｉｆ、１５は、Ｉ）ＭＡＣ
２か信号υ１ｊ４１−１〜１−ｍからのｌ）ＭＡ獣込安
氷にズ・ｊする応答を送出するイｇ号腋、１４は％ＤＭ
ＡＤＭＡ転送ファに蓄積する８語のデータをイぎ号碑１
−１〜１−ｍからＤＭＡＣ２に込る８語の幅をもつテー
タ腺である。１１〜１４の伯′＠腺及びデータ綴は、す
べて、信号Ｗ１−１〜１−ｍによっ゛Ｃ時分割で使用さ
れており、１１〜１４の信号源及びデータ巌が側突する
ことはない。又、１１〜１４の各信号憇及びデータ腺を
受信する側は、ＮＡ製されているタイムスロットによっ
てどの４８号弾に対応するものであるかを知ることが可
能である。
なお、バッファ設足回路５は、前記複数個の信号Ｗ１−
１〜１−ｍからのバッファ設定要求を受け付ける回路と
、バッフ７菅埋キユー６よりをきバッファを指定する情
報を匝み取る回路と、睨み取った情報を空きバッファの
アドレスに笈俟してＤＭＡＣ２内のアドレスレジスタに
設定する回路とから構成される。また−空きバッファ管
理上＝−−６は、全きバッファを指足する情報を蓄積し
＋ ｃｐｕ３によって誉込１れ、バッファ設厘回路５に
よって断み出されるファーストイン・ファーストアウト
のｍ ＮＦ５を有するキューによって構成される。さら
に、ＤＭＡ転送終了報告キー−７は、信号課の種別にか
かる情報とバッファの識別にかかる情報を並列して蓄積
し、ＤＭＡＣ２によって畳き込まれ、ＣｐＵ ３によっ
て読み出されるファーストイン・ファーストアウトの機
Ｎｕを有するキューから構成される。以下、これらの動
作を説明する。
１〜１−ｍからのバッファ設定要求を受け付ける回路と
、バッフ７菅埋キユー６よりをきバッファを指定する情
報を匝み取る回路と、睨み取った情報を空きバッファの
アドレスに笈俟してＤＭＡＣ２内のアドレスレジスタに
設定する回路とから構成される。また−空きバッファ管
理上＝−−６は、全きバッファを指足する情報を蓄積し
＋ ｃｐｕ３によって誉込１れ、バッファ設厘回路５に
よって断み出されるファーストイン・ファーストアウト
のｍ ＮＦ５を有するキューによって構成される。さら
に、ＤＭＡ転送終了報告キー−７は、信号課の種別にか
かる情報とバッファの識別にかかる情報を並列して蓄積
し、ＤＭＡＣ２によって畳き込まれ、ＣｐＵ ３によっ
て読み出されるファーストイン・ファーストアウトの機
Ｎｕを有するキューから構成される。以下、これらの動
作を説明する。
Ｃｌ） Ｕ ５は、バッファ４１一番が空くと、ＣＣバ
ス８を介して窒バッファ管理キュー６ＶＣバッファ４１
−９の先頭アドレスを積む。−万、信号＃、１−２がプ
ロンクデータの受信を１用始すると。
ス８を介して窒バッファ管理キュー６ＶＣバッファ４１
−９の先頭アドレスを積む。−万、信号＃、１−２がプ
ロンクデータの受信を１用始すると。
信号源１−２は、１ず信七巌１１を介してバッファ設足
回路５に対してバッファ設定要求を行う。
回路５に対してバッファ設定要求を行う。
バッファ設足回路５は、吸水の受信１唄に、全バッファ
背理キュー６より信号〜５２を介して空バツフアの先頭
アドレスを読み取って、信号ＩＩＭ５１を介してＤＭＡ
Ｃ２にある信号源１−２に対比：するアドレスレジスタ
に晋き込む。次に、信号Ｗ１−２は、ＤＭＡ転送すべき
データかそろうと、信号源１２を介してＤＭＡＣ２Ｋｌ
）ＭＡ転送要求を出力する。ＤＡｉＡＣ２は、請求を５
：旧けろと、信”； 趣１５を介して応答をイ＝ち綜１
−２に返送して。
背理キュー６より信号〜５２を介して空バツフアの先頭
アドレスを読み取って、信号ＩＩＭ５１を介してＤＭＡ
Ｃ２にある信号源１−２に対比：するアドレスレジスタ
に晋き込む。次に、信号Ｗ１−２は、ＤＭＡ転送すべき
データかそろうと、信号源１２を介してＤＭＡＣ２Ｋｌ
）ＭＡ転送要求を出力する。ＤＡｉＡＣ２は、請求を５
：旧けろと、信”； 趣１５を介して応答をイ＝ち綜１
−２に返送して。
応答信＋ｆにより、信号Ｗ１−２よりデータ腺１４に出
力されるデータをラッチする。Ｄ Ｍ 、４ Ｃ２はデ
ータをラッチすると、公知の技術に従い、データを決定
したバッファに伝送する。この操作をＤＡｉＡＣ２は信
号ＩＪＩｉ’、１−２からＩ）ＨＡ転込吸求が出力され
る腿にくり返す。そして、信号源１−２が１１０ツクテ
ータの終了を検出し、該ブロック内のすべてのデータ転
送を終了すると。
力されるデータをラッチする。Ｄ Ｍ 、４ Ｃ２はデ
ータをラッチすると、公知の技術に従い、データを決定
したバッファに伝送する。この操作をＤＡｉＡＣ２は信
号ＩＪＩｉ’、１−２からＩ）ＨＡ転込吸求が出力され
る腿にくり返す。そして、信号源１−２が１１０ツクテ
ータの終了を検出し、該ブロック内のすべてのデータ転
送を終了すると。
信＋ｊ崖１２によりＤ 、４（／４Ｃ２Ｋ河し、１）ｉ
ＷＡ転込の終了を庖知する。この趨知を受けとるとＤＭ
ＡＣ２は、信号源２１を介して、１）１１１Ａ転込終了
報告キユー７に信号庫１−２を示す甫号と、更新′ さ
れ１こアドレスレジスタの内容を関連つけて槓込む。Ｃ
Ｐ Ｕ ５は、Ｉ） Ｊ／ Ａ転送終了報告キー・−７
を定期的に欣み取り、Ｊ） Ａｉ Ａ転送吸水を出した
信号源と、データが蓄積されてぃ；ｂバッファを知るこ
とができる。
ＷＡ転込の終了を庖知する。この趨知を受けとるとＤＭ
ＡＣ２は、信号源２１を介して、１）１１１Ａ転込終了
報告キユー７に信号庫１−２を示す甫号と、更新′ さ
れ１こアドレスレジスタの内容を関連つけて槓込む。Ｃ
Ｐ Ｕ ５は、Ｉ） Ｊ／ Ａ転送終了報告キー・−７
を定期的に欣み取り、Ｊ） Ａｉ Ａ転送吸水を出した
信号源と、データが蓄積されてぃ；ｂバッファを知るこ
とができる。
上ぎＣ実施例からもわかるように、本発明によれは、パ
ン７７群を候数の信号弾で共ＪＬｊできるので、バッフ
ァ数を削減することができ、上記″臆装置の谷蓋か小さ
くなり％経講的効朱がある。
ン７７群を候数の信号弾で共ＪＬｊできるので、バッフ
ァ数を削減することができ、上記″臆装置の谷蓋か小さ
くなり％経講的効朱がある。
図は１本発明の１実施例を乃くすブロック図である。
１−１〜１４１−・・信ｇＷ、２−Ｄ Ｍ Ａ ｆｊｌ
Ｊ ＃Ｈ置３・・・中央制飾鉄直 ４・・・主記憶装置
５・・・バッファ設足回路 ６・・・をバッファ宮埋キュー ７・・・ＤＭＡ転送終了報告キュー ８ ・・・ ＣＣノ（ス ４１・・・上記１怠装置上に設けられたバッファ群代理
人弁理士 尚 ４１１４ 明 人 第１頁の続き ■発明者高橋 連部 ＠発明者新垣 直也 ［相］発明者岩瀬 康政 武蔵野市緑町３丁目９番１１号 日本電信電話公社武蔵
野電気通信研究所内 武蔵野市緑町３丁目９番１１号 日本電信電話公社武蔵
野電気通信研究所内
Ｊ ＃Ｈ置３・・・中央制飾鉄直 ４・・・主記憶装置
５・・・バッファ設足回路 ６・・・をバッファ宮埋キュー ７・・・ＤＭＡ転送終了報告キュー ８ ・・・ ＣＣノ（ス ４１・・・上記１怠装置上に設けられたバッファ群代理
人弁理士 尚 ４１１４ 明 人 第１頁の続き ■発明者高橋 連部 ＠発明者新垣 直也 ［相］発明者岩瀬 康政 武蔵野市緑町３丁目９番１１号 日本電信電話公社武蔵
野電気通信研究所内 武蔵野市緑町３丁目９番１１号 日本電信電話公社武蔵
野電気通信研究所内
Claims (1)
- 【特許請求の範囲】 １、ブロック長がＭ語以内のデータをバースト的に発生
する信号Ｗを複数個収容し、前記信号源よりのデータ転
送要求に従いＮ語（Ｍ〉Ｎ）づつ、前記信号Ｗからのデ
ータを転送するＤＭＡ制＠Ｊ装置と、ＤＭＡ転送によっ
て送られてくるデータを蓄積する主記憶装置と、これら
ｉｆｆを制＃、管理する中央制＃装置とからなるＤＭＡ
転送システムにおいて、前記主記憶装置上に、前記複数
の４ｉｌｆ号課に対して共通に設けられ、バッファ長が
Ｍ語以上のバッファが複数個から成る受信バッファ群を
設け、さらに前記受信バッファ群の内、窒いているバッ
ファをチェーン化して営理する空きバッファ管理手段と
、各ブロックの先頭データを検出する毎に信号源より発
生されるバッフ７設定要氷により前記空きバッファ宮埋
手段を起動して、窒きバッファのアドレスな前記ＤＭＡ
制御装置内のアドレスレジスタに設定するバッファ設定
手段と、信号源の識別にかかる情報と該信号源のデータ
を転送したバッファの識別にかかる情報の対応を前記中
央制＃鉄直に通知する通知手段とを設けたことを特徴と
するＤＭＡ転送１ｔｌＩＪ＃万式。 ２、 前記バッファ管理手段は、空きバッファを指定す
る情報を蓄積し、前記中央制＠ｊ装置によって畳き込ま
れ、前記バッファ設定手段によって読み出されるファー
ストイン＠ファーストアウトの機能を有するキューから
成ることを特徴とする特許清水の範囲萬１項記載のＤＭ
Ａ転送制御方式。 ５、 ４ｉＪ記バッファ設足手段は、前記複数の信号源
からのバッファを設定要求を受け付ける手段と、前記バ
ッファ管理手段より空きバッファを指定する情報な絖み
取る手段と、＠み取っり情報な窒きバッファのアドレス
に変換して、ＤＭＡ制倚制置装置内アドレスレジスタに
設定する手段とから成ることを特徴とする特許、Ｉ＊氷
の範囲第１ＪＡ記載のＤＭＡ転送制御方式。 ４、 前記通知手段は、信号Ｗの識別にかかる情報とバ
ッファの識別にかかる情報を兼列して蓄積し、前記ＤＭ
Ａ制御装置によって畳き込薫れ、前記中央側（ＩＩ１１
装置によって読み出されるファーストイン・ファースト
アウトの機能を有するキューから成ることを特徴とする
特許請求の範囲第１ Ｌｊｉ記載のｌ） Ａｉ Ａ転送
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3856684A JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3856684A JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183665A true JPS60183665A (ja) | 1985-09-19 |
| JPH0565896B2 JPH0565896B2 (ja) | 1993-09-20 |
Family
ID=12528846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3856684A Granted JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183665A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530707A (en) * | 1978-08-23 | 1980-03-04 | Hitachi Ltd | Direct memory access control unit |
| JPS56108121A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Reporting system for end of dma data transfer |
| JPS57203124A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | Selecting system for transfer bus |
-
1984
- 1984-03-02 JP JP3856684A patent/JPS60183665A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530707A (en) * | 1978-08-23 | 1980-03-04 | Hitachi Ltd | Direct memory access control unit |
| JPS56108121A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Reporting system for end of dma data transfer |
| JPS57203124A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | Selecting system for transfer bus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0565896B2 (ja) | 1993-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809961B2 (ja) | マルチプロセッサ | |
| CN101957863B (zh) | 数据并行处理方法、装置及系统 | |
| US4414620A (en) | Inter-subsystem communication system | |
| US5577211A (en) | System and method using chained structure queues for ordering of message delivery between connected nodes wherein unsuccessful message portion is skipped and retried | |
| IT8267944A1 (it) | Interfaccia multipla di comunicazione tra elaboratore di processo e mezzo trasmissivo numerico | |
| CN106506393A (zh) | 一种数据流处理方法、装置和系统 | |
| JPS60160463A (ja) | プロセツサシステム | |
| KR910019369A (ko) | 미디어 액세스제어/호스트 시스템 인터페이스를 수행하기 위한 방법 및 장치 | |
| US9569291B1 (en) | Systems and methods for inter-process messaging | |
| EP0582666A1 (en) | Method and apparatus for buffering data within stations of a communication network | |
| CN110163609A (zh) | 一种区块链中数据处理方法及装置 | |
| CN110134338A (zh) | 一种分布式存储系统及其数据冗余保护方法和相关设备 | |
| CN106603692A (zh) | 一种分布式存储系统中的数据存储方法及装置 | |
| US5459836A (en) | Inter-processor communication net | |
| JPS6338730B2 (ja) | ||
| JPS62120574A (ja) | ベクトル処理装置 | |
| JPS60183665A (ja) | Ｄｍａ転送システム | |
| CN120128478A (zh) | 智能计算中心算力资源容器网卡的配置方法及装置 | |
| CN104468417B (zh) | 一种堆叠交换机报文传输方法、系统及堆叠交换机 | |
| CN118250287A (zh) | 交易处理方法及装置 | |
| JPS5913762B2 (ja) | 情報バス制御装置 | |
| JPS6242260A (ja) | 情報処理システムにおける処理方法 | |
| CN115801877B (zh) | 一种数据传输平台及方法 | |
| US5542057A (en) | Method for controlling vector data execution | |
| CN109800190A (zh) | 内存的加速处理方法及装置、存储介质、处理器 |