JPH0565896B2 - - Google Patents
Info
- Publication number
- JPH0565896B2 JPH0565896B2 JP59038566A JP3856684A JPH0565896B2 JP H0565896 B2 JPH0565896 B2 JP H0565896B2 JP 59038566 A JP59038566 A JP 59038566A JP 3856684 A JP3856684 A JP 3856684A JP H0565896 B2 JPH0565896 B2 JP H0565896B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma transfer
- dma
- signal source
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、DMA転送に係り、特に主記憶装置
上に設けられ、DMA転送で送られてくるデータ
を蓄積する受信バツフア群の効率良い運用に適す
るDMA転送システムに関する。
上に設けられ、DMA転送で送られてくるデータ
を蓄積する受信バツフア群の効率良い運用に適す
るDMA転送システムに関する。
DMA転送要求を発生する信号源として、デー
タ回線に接続されるデータ受信装置等のようなラ
ンダムにブロツク長データを発生する装置を収容
するDMA転送システムでは、データ発生後、速
やかにデータを蓄積する受信バツフアを決定する
ために、各信号源毎に、主記憶装置上にバツフア
を複数個割り当てておき、これらのバツフアをチ
エーン化することにより、ハードウエアが自律的
に次のバツフアを認識できるようにしている。又
この時、中央制御装置は、データ転送終了の報告
をうけとると、チエーン化した順番より容易にど
のバツフアにデータが蓄積しているかを知ること
ができる。
タ回線に接続されるデータ受信装置等のようなラ
ンダムにブロツク長データを発生する装置を収容
するDMA転送システムでは、データ発生後、速
やかにデータを蓄積する受信バツフアを決定する
ために、各信号源毎に、主記憶装置上にバツフア
を複数個割り当てておき、これらのバツフアをチ
エーン化することにより、ハードウエアが自律的
に次のバツフアを認識できるようにしている。又
この時、中央制御装置は、データ転送終了の報告
をうけとると、チエーン化した順番より容易にど
のバツフアにデータが蓄積しているかを知ること
ができる。
従つて、信号源の数が非常に多いシステムで
は、主記憶装置上に常に多数のバツフアエリアを
設けておかねばならない。また、信号源からの発
生頻度が少ない場合には、そのバツフアの多くが
未使用状態になり利用効率が悪いという欠点があ
つた。
は、主記憶装置上に常に多数のバツフアエリアを
設けておかねばならない。また、信号源からの発
生頻度が少ない場合には、そのバツフアの多くが
未使用状態になり利用効率が悪いという欠点があ
つた。
本発明の目的は、多数の信号源が収容されてい
る場合であつても、それら信号源各々からのデー
タが、主記憶装置上にそれら信号源に共通に設け
られている必要最小容量の受信バツフア群に
DMA転送記憶せしめられるを可としたDMA転
送システムを供するにある。
る場合であつても、それら信号源各々からのデー
タが、主記憶装置上にそれら信号源に共通に設け
られている必要最小容量の受信バツフア群に
DMA転送記憶せしめられるを可としたDMA転
送システムを供するにある。
上記目的を実現するために、本発明では、
DMA転送終了時に、DMA転送を要求した信号
源の識別にかかる情報とともに、データを蓄積し
たバツフアの識別にかかる情報を中央制御装置に
通知する手段と、複数のバツフア群の内、空バツ
フアを一括して管理する手段を設けることによ
り、複数の信号源で受信バツフア群を共用するこ
とを可能としたものである。
DMA転送終了時に、DMA転送を要求した信号
源の識別にかかる情報とともに、データを蓄積し
たバツフアの識別にかかる情報を中央制御装置に
通知する手段と、複数のバツフア群の内、空バツ
フアを一括して管理する手段を設けることによ
り、複数の信号源で受信バツフア群を共用するこ
とを可能としたものである。
以下、本発明の一実施例を図を用いて説明す
る。図は、本発明によるDMA転送システムの一
例での概要構成を示したものである。
る。図は、本発明によるDMA転送システムの一
例での概要構成を示したものである。
図で、１−１〜１−ｍは、夫々、ブロツク長が
Ｍ語以内のデータをバースト的に発生するｍ個の
信号源（例えば、データ受信装置）、２は、信号
源１−１〜１−ｍよりのデータ転送要求に従いＮ
語（Ｍ＞Ｎ）づつ、前記信号源からのデータを転
送するDMA制御装置（DMAC）、３は、各装置
を制御、管理する中央制御装置（CPU）、４は、
DMA転送によつて送られてくるデータを蓄積す
る主記憶装置（MM）、５は、バツフア設定回路、
６は、空きバツフア管理キユー、７は、DMA転
送終了報告キユー、８は、CCバス、４１は、
MM４上で、信号源１−１〜１−ｍ各々からのデ
ータが転送記憶されるための、ｎ個の受信バツフ
ア（Ｎ語容量）よりなるバツフア群であり、この
バツフア群４１は信号源１−１〜１−ｍに共通に
設けられ、その容量はＭ語以上に適当に設定され
たものとなつている。また、１１は、信号源１−
１〜１−ｍが、バツフア設定回路５にバツフア設
定を要求する信号線、１２は、信号源１−１〜１
−ｍが、DMAC２にDMA転送要求及びDMA転
送終了を報告する信号線群、１３は、DMAC２
が信号源１−１〜１−ｍからのDMA転送要求に
対する応答を送出する信号線、１４は、DMA転
送で受信バツフアに蓄積するＮ語のデータを信号
源１−１〜１−ｍからDMAC２に送るＮ語の幅
をもつデータ線である。１１〜１４の信号線及び
データ線は、すべて、信号源１−１〜１−ｍよつ
て時分割で使用されており、１１〜１４の信号線
及びデータ線が衝突することはない。又、１１〜
１４の各信号線及びデータ線を受信する側は、駆
動されているタイムスロツトによつてどの信号源
に対応するものであるかを知ることが可能であ
る。
Ｍ語以内のデータをバースト的に発生するｍ個の
信号源（例えば、データ受信装置）、２は、信号
源１−１〜１−ｍよりのデータ転送要求に従いＮ
語（Ｍ＞Ｎ）づつ、前記信号源からのデータを転
送するDMA制御装置（DMAC）、３は、各装置
を制御、管理する中央制御装置（CPU）、４は、
DMA転送によつて送られてくるデータを蓄積す
る主記憶装置（MM）、５は、バツフア設定回路、
６は、空きバツフア管理キユー、７は、DMA転
送終了報告キユー、８は、CCバス、４１は、
MM４上で、信号源１−１〜１−ｍ各々からのデ
ータが転送記憶されるための、ｎ個の受信バツフ
ア（Ｎ語容量）よりなるバツフア群であり、この
バツフア群４１は信号源１−１〜１−ｍに共通に
設けられ、その容量はＭ語以上に適当に設定され
たものとなつている。また、１１は、信号源１−
１〜１−ｍが、バツフア設定回路５にバツフア設
定を要求する信号線、１２は、信号源１−１〜１
−ｍが、DMAC２にDMA転送要求及びDMA転
送終了を報告する信号線群、１３は、DMAC２
が信号源１−１〜１−ｍからのDMA転送要求に
対する応答を送出する信号線、１４は、DMA転
送で受信バツフアに蓄積するＮ語のデータを信号
源１−１〜１−ｍからDMAC２に送るＮ語の幅
をもつデータ線である。１１〜１４の信号線及び
データ線は、すべて、信号源１−１〜１−ｍよつ
て時分割で使用されており、１１〜１４の信号線
及びデータ線が衝突することはない。又、１１〜
１４の各信号線及びデータ線を受信する側は、駆
動されているタイムスロツトによつてどの信号源
に対応するものであるかを知ることが可能であ
る。
なお、バツフア設定回路５は、前記複数個の信
号源１−１〜１−ｍからのバツフア設定要求を受
け付ける回路と、バツフア管理キユー６より空き
バツフアを指定する情報を読み取る回路と、読み
取つた情報を空きバツフアのアドレスに変換して
DMAC２内のアドレスレジスタに設定する回路
とから構成される。また、空きバツフア管理キユ
ー６は、空きバツフアを指定する情報を蓄積し、
CPU３によつて書込まれ、バツフア設定回路５
よつて読み出されるフアーストイン・フアースト
アウトの機能を有するキユーによつて構成され
る。さらに、DMA転送終了報告キユー７は、信
号源の識別にかかる情報とバツフア識別にかかる
情報を並列して蓄積し、DMAC２によつて書き
込まれ、CPU３によつて読み出されるフアース
トイン・フアーストアウトの機能を有するキユー
から構成される。以下、以上の構成よりなる
DMA転送システムの一例での動作について説明
すれば以下のようである。
号源１−１〜１−ｍからのバツフア設定要求を受
け付ける回路と、バツフア管理キユー６より空き
バツフアを指定する情報を読み取る回路と、読み
取つた情報を空きバツフアのアドレスに変換して
DMAC２内のアドレスレジスタに設定する回路
とから構成される。また、空きバツフア管理キユ
ー６は、空きバツフアを指定する情報を蓄積し、
CPU３によつて書込まれ、バツフア設定回路５
よつて読み出されるフアーストイン・フアースト
アウトの機能を有するキユーによつて構成され
る。さらに、DMA転送終了報告キユー７は、信
号源の識別にかかる情報とバツフア識別にかかる
情報を並列して蓄積し、DMAC２によつて書き
込まれ、CPU３によつて読み出されるフアース
トイン・フアーストアウトの機能を有するキユー
から構成される。以下、以上の構成よりなる
DMA転送システムの一例での動作について説明
すれば以下のようである。
即ち、CPU３では、データ処理の進行に伴い、
MM４上での受信バツフア各々が空き状態になる
度に、その受信バツフアの先頭アドレスをCCバ
ス８を介し空きバツフア管理キユー６に書き込む
べく動作するものとなつている。さて、このよう
な状態で、信号源１−２でブロツクデータの受信
が開始された場合を想定すれば、信号源１−２か
らは、先ず信号線１１を介しバツフア設定回路５
に対しバツフア設定要求が行われるものとなつて
いる。バツフア設定回路５では、バツフア設定要
求がある度に、空きバツフア管理キユー６より受
信バツフアの先頭アドレス信号線５２を介し１つ
読み出した上、信号線５１の介しDMAC２内の
信号源１−２対応のアドレスレジスタに転送設定
するよう動作するものとなつている。やがて、信
号源１−２でDMA転送されるべきＮ語のデータ
が受信されたならば、信号源１−２からDMAC
２に対しては、DMA転送要求が送出されるが、
この要求がDMAC２で受付された場合には、信
号線１３を介し受付された旨の応答信号が信号源
１−２に返送されるものとなつている。応答信号
があつた場合、この応答信号により信号源１−２
からはデータ線１４上に、最初にDMA転送され
るべきＮ語のデータが同時に出力されるが、これ
らデータ一旦DMAC２内にラツチされた上、既
にアドレスレジスタに転送設定されている空き受
信バツフアの先頭アドレスを順次連続的に更新せ
しめ、これを書込みアドレスとしてMM４に与え
ることで、それらデータの受信バツフアへの
DMA転送記憶が初めて行われるものである。
MM４上での受信バツフア各々が空き状態になる
度に、その受信バツフアの先頭アドレスをCCバ
ス８を介し空きバツフア管理キユー６に書き込む
べく動作するものとなつている。さて、このよう
な状態で、信号源１−２でブロツクデータの受信
が開始された場合を想定すれば、信号源１−２か
らは、先ず信号線１１を介しバツフア設定回路５
に対しバツフア設定要求が行われるものとなつて
いる。バツフア設定回路５では、バツフア設定要
求がある度に、空きバツフア管理キユー６より受
信バツフアの先頭アドレス信号線５２を介し１つ
読み出した上、信号線５１の介しDMAC２内の
信号源１−２対応のアドレスレジスタに転送設定
するよう動作するものとなつている。やがて、信
号源１−２でDMA転送されるべきＮ語のデータ
が受信されたならば、信号源１−２からDMAC
２に対しては、DMA転送要求が送出されるが、
この要求がDMAC２で受付された場合には、信
号線１３を介し受付された旨の応答信号が信号源
１−２に返送されるものとなつている。応答信号
があつた場合、この応答信号により信号源１−２
からはデータ線１４上に、最初にDMA転送され
るべきＮ語のデータが同時に出力されるが、これ
らデータ一旦DMAC２内にラツチされた上、既
にアドレスレジスタに転送設定されている空き受
信バツフアの先頭アドレスを順次連続的に更新せ
しめ、これを書込みアドレスとしてMM４に与え
ることで、それらデータの受信バツフアへの
DMA転送記憶が初めて行われるものである。
以上のように、信号源１−２からDMA転送要
求に先立つバツフア設定要求がある度に、以上で
の動作が繰返し行われているわけであるが、やが
て、信号源１−２でブロツクデータの終了が検出
され、最後のデータがDMAC２にラツチされた
上、DMA転送されたならば、信号源１−２から
DMAC２に対しては信号線１２を介しDMA転送
終了が送出されることで、DMAC２ではDMA転
送終了処理が行われるものである。その処理で
は、信号源１−２を識別するための情報の他、転
送記憶に関与した受信バツフア、具体的にはアド
レスレジスタに転送設定された空き受信バツフア
先頭アドレスの推移に関しての情報、転送語数等
が作成された上、DMA転送終了報告キユー７に
書込まれていものである。したがつて、CPU３
では、DMA転送終了報告キユー７により周期的
に、あるいは随時上記情報を読み取ることで、信
号源１−１〜１−ｍ各々からのデータがバツフア
群４１上の受信バツフアに如何なる分布を以て記
憶されているかが知れるものである。
求に先立つバツフア設定要求がある度に、以上で
の動作が繰返し行われているわけであるが、やが
て、信号源１−２でブロツクデータの終了が検出
され、最後のデータがDMAC２にラツチされた
上、DMA転送されたならば、信号源１−２から
DMAC２に対しては信号線１２を介しDMA転送
終了が送出されることで、DMAC２ではDMA転
送終了処理が行われるものである。その処理で
は、信号源１−２を識別するための情報の他、転
送記憶に関与した受信バツフア、具体的にはアド
レスレジスタに転送設定された空き受信バツフア
先頭アドレスの推移に関しての情報、転送語数等
が作成された上、DMA転送終了報告キユー７に
書込まれていものである。したがつて、CPU３
では、DMA転送終了報告キユー７により周期的
に、あるいは随時上記情報を読み取ることで、信
号源１−１〜１−ｍ各々からのデータがバツフア
群４１上の受信バツフアに如何なる分布を以て記
憶されているかが知れるものである。
なお、以上の説明では、ある１つの信号源から
のデータに対するDMA転送が連続的に行われ、
その間、他の信号源からのデータは間〓をぬつて
DMA転送されないが如くの感を与えているが、
DMAC２の制御如何によつては、他の信号源か
らのデータを間〓をぬつてDMA転送させること
も可能となつている。
のデータに対するDMA転送が連続的に行われ、
その間、他の信号源からのデータは間〓をぬつて
DMA転送されないが如くの感を与えているが、
DMAC２の制御如何によつては、他の信号源か
らのデータを間〓をぬつてDMA転送させること
も可能となつている。
上記実施例からもわかるように、本発明によれ
ば、バツフア群を複数の信号源で共用できるので
バツフア数を削減することができ、主記憶装置の
容量が小さくなり、経済的効果がある。
ば、バツフア群を複数の信号源で共用できるので
バツフア数を削減することができ、主記憶装置の
容量が小さくなり、経済的効果がある。
図は本発明によるDMA転送システムの一例で
の概要構成を示す図である。 １−１〜１−ｍ……信号源、２……DMA制御
装置、３……中央制御装置、４……主記憶装置、
５……バツフア設定回路、６……空バツフア管理
キユー、７……DMA転送終了報告キユー、８…
…CCバス、４１……主記憶装置上に設けられた
バツフア群。
の概要構成を示す図である。 １−１〜１−ｍ……信号源、２……DMA制御
装置、３……中央制御装置、４……主記憶装置、
５……バツフア設定回路、６……空バツフア管理
キユー、７……DMA転送終了報告キユー、８…
…CCバス、４１……主記憶装置上に設けられた
バツフア群。
Claims (1)
- １ ブロツク長がＭ語以内のデータをバースト的
に発生する複数の信号源と、該信号源各々を並列
的に収容した上、該信号源の何れか１つより
DMA転送要求がある度に、該信号源から同時出
力されるＮ（Ｎ＜Ｍ）語単位のデータを一時記憶
した上、該データを所定に設定されたDMA転送
開始先頭アドレスにもとづき１語単位に順次
DMA転送するDMA制御装置と、該DMA制御装
置による制御下に、該DMA制御装置からDMA
転送される、該信号源からのＮ語単位のデータが
転送記憶される主記憶装置と、該主記憶装置およ
び上記DMA制御装置をバスを介し制御・管理す
る中央制御装置とを含み、上記主記憶装置上に、
受信バツフア個々の容量がＮ語として、かつ全容
量がＭ語以上として上記信号源各々に対し共通に
設けられている受信バツフア領域に、信号源から
のＮ語単位のデータが転送記憶されるに際して
は、現に空き状態にある受信バツフアに選択的に
転送記憶されるべくなしたDMA転送システムで
あつて、バスを介し中央制御装置からの空き受信
バツフア各々の先頭アドレスがチエーン状に、か
つフアーストイン・フアーストアウト状態のキユ
ーとして記憶される空きバツフア管理手段と、信
号源からのDMA転送要求に先立つバツフア設定
要求が該信号源からある度に、上記空きバツフア
管理手段から空き受信バツフア先頭アドレスを１
つ読み出した上、該先頭アドレスをDMA制御装
置内に設けられている信号源対応のアドレスレジ
スタにDMA転送開始先頭アドレスとして設定す
るバツフア設定手段と、１回以上に亘るDMA転
送による同一信号源からのデータの上記主記憶装
置上へのDMA転送が終了される度に、DMA制
御装置からの、該信号源の識別情報、該信号源か
らのデータのDMA転送記憶先に係る受信バツフ
ア識別情報およびデータ転送語数を含むDMA転
送終了情報がバスを介し中央制御装置に通知され
るべく、該DMA転送終了情報をチエーン状に、
かつフアーストイン・フアーストアウト状態のキ
ユーとして記憶する通知手段と、を具備してなる
DMA転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3856684A JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3856684A JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183665A JPS60183665A (ja) | 1985-09-19 |
| JPH0565896B2 true JPH0565896B2 (ja) | 1993-09-20 |
Family
ID=12528846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3856684A Granted JPS60183665A (ja) | 1984-03-02 | 1984-03-02 | Ｄｍａ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183665A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953565B2 (ja) * | 1978-08-23 | 1984-12-26 | 株式会社日立製作所 | ダイレクトメモリアクセス制御装置 |
| JPS56108121A (en) * | 1980-01-31 | 1981-08-27 | Nec Corp | Reporting system for end of dma data transfer |
| JPS57203124A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | Selecting system for transfer bus |
-
1984
- 1984-03-02 JP JP3856684A patent/JPS60183665A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60183665A (ja) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2103895C (en) | Method and apparatus for controlling data communication operations within stations of a local area network | |
| US20050149665A1 (en) | Scratchpad memory | |
| CN111221759B (zh) | 一种基于dma的数据处理系统及方法 | |
| US5793994A (en) | Synchronous event posting by a high throughput bus | |
| US6061757A (en) | Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts | |
| KR900016876A (ko) | 공통 버스제어방법 및 시스템 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPS58105344A (ja) | バツフアメモリ管理方式 | |
| US20050144338A1 (en) | Data transfer apparatus | |
| JPH0565896B2 (ja) | ||
| EP1139228A2 (en) | An intelligent bus interconnect unit | |
| US7620702B1 (en) | Providing real-time control data for a network processor | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JPS62182957A (ja) | 通信トレ−ス方式 | |
| JPS60201453A (ja) | 記憶装置アクセス制御方式 | |
| JP3458037B2 (ja) | スプリットバス制御方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JP2789654B2 (ja) | バッファ制御方式 | |
| JP2000003332A (ja) | 双方向バスサイズ変換回路 | |
| JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JPH0439700B2 (ja) | ||
| JPH02245858A (ja) | データ転送制御装置 | |
| JP3206499B2 (ja) | 情報処理装置 | |
| JPH0644258B2 (ja) | Ｄｍａ転送先バッファ設定方式 |