JPS60183858A - Ｍｓｋ復調器のクロツク同期回路 - Google Patents
Ｍｓｋ復調器のクロツク同期回路Info
- Publication number
- JPS60183858A JPS60183858A JP59038685A JP3868584A JPS60183858A JP S60183858 A JPS60183858 A JP S60183858A JP 59038685 A JP59038685 A JP 59038685A JP 3868584 A JP3868584 A JP 3868584A JP S60183858 A JPS60183858 A JP S60183858A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- wave
- clock signal
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＭＳＫ変調方式で変調された信号からデジ
タル情報を復調するときのクロック信号同期回路に関す
るものである。
タル情報を復調するときのクロック信号同期回路に関す
るものである。
近年、無線通信のデジタル変調方式として、ＭＳＫ （
Ｍｉｎｉｍｕｍ−５ｈｉｆｔ Ｋｅｙｉｎｇ ）方式が
注１」されてきた。
Ｍｉｎｉｍｕｍ−５ｈｉｆｔ Ｋｅｙｉｎｇ ）方式が
注１」されてきた。
この変調方式によれば、従来の変調方式に比べ狭い帯域
幅、及び少ない電力で多くの情報が伝送できるので、特
に移動通信や衛星通信に好適である。
幅、及び少ない電力で多くの情報が伝送できるので、特
に移動通信や衛星通信に好適である。
以下、ＭＳＫ変調方式の概要を第１図、第２図にもとづ
いて説明する。
いて説明する。
送信すべきデジタル信号Ａ、は、まずデータ分配器１に
おいて２つの信号Ｂ、、Ｃ，に分配される。
おいて２つの信号Ｂ、、Ｃ，に分配される。
ここで、信号Ｂ、、Ｃ，はそれぞれデジタル信号Ａ１の
期間Ｔ＋ 、Ｔ２ 、Ｔ３・・・・・団・Ｔｎの信号を
交互に送出し、それぞれの信号ＪｕＪ ｆｌＪを２倍す
なわち、Ｔ、、、Ｔ、 ３ 、Ｔ、・、・口利・・、及
びＴ２２ 、Ｔ２４・・団・・・・に広げたものである
。
期間Ｔ＋ 、Ｔ２ 、Ｔ３・・・・・団・Ｔｎの信号を
交互に送出し、それぞれの信号ＪｕＪ ｆｌＪを２倍す
なわち、Ｔ、、、Ｔ、 ３ 、Ｔ、・、・口利・・、及
びＴ２２ 、Ｔ２４・・団・・・・に広げたものである
。
この信号Ｂ、、Ｃ，はそれぞれ波形成形器２゜３に入力
されて半波正弦波で重みづけされＩ、Ｑ信号り、、Ｅ、
に変換される。
されて半波正弦波で重みづけされＩ、Ｑ信号り、、Ｅ、
に変換される。
次に、平衡変調器４，５に入力され、９０’（π／２）
位相の異なる搬送波（ωｏ）、及び（ω０＋π／２）で
それぞれ平衡変調する。そして、それぞれ平衡変調され
た変調波は合成器７により合成されて出力される。なお
、６は９０°位相器を示す。
位相の異なる搬送波（ωｏ）、及び（ω０＋π／２）で
それぞれ平衡変調する。そして、それぞれ平衡変調され
た変調波は合成器７により合成されて出力される。なお
、６は９０°位相器を示す。
したがって、合成器７からはデータによって期間Ｔ、、
Ｔ２ 、Ｔ３・・・・・・・・・Ｔｎ毎に±π／２だけ
位相が連続的に推移する変調搬送波が出力される。
Ｔ２ 、Ｔ３・・・・・・・・・Ｔｎ毎に±π／２だけ
位相が連続的に推移する変調搬送波が出力される。
第３図、第４図は、かかるＭＳＫ変調波を復調するとき
のブロック図、及びその動作波形図を示したもので、受
信されたＭＳＫ変調波は２個の位相検波器８，９に入力
され、同期搬送波発生器１０．９０°位相器１１から供
給される９０°移相した２つの搬送波（ω０）、（ω。
のブロック図、及びその動作波形図を示したもので、受
信されたＭＳＫ変調波は２個の位相検波器８，９に入力
され、同期搬送波発生器１０．９０°位相器１１から供
給される９０°移相した２つの搬送波（ω０）、（ω。
＋π／２）によって位相検波される。
各位相検波器８，９から検出されたＩ、Ｑ信号Ｄ２ 、
Ｅ２は、それぞれサンプル回路１２．１３において半波
正弦波の中央部でサンプルされ、信号Ｂ ２ ＋ ０２
が形成される。
Ｅ２は、それぞれサンプル回路１２．１３において半波
正弦波の中央部でサンプルされ、信号Ｂ ２ ＋ ０２
が形成される。
このときにサンプル回路１２．１３に供給されるサンプ
ル信号はクロック信号Ｇから形成され、このクロック信
号ＧはＩ、Ｑ信号Ｄ ２ ＋ Ｅ ２を乗算器１５に入
力し演算した乗算信号Ｆを後述するようにクロック同期
回路１６に供給して形成する。
ル信号はクロック信号Ｇから形成され、このクロック信
号ＧはＩ、Ｑ信号Ｄ ２ ＋ Ｅ ２を乗算器１５に入
力し演算した乗算信号Ｆを後述するようにクロック同期
回路１６に供給して形成する。
また、クロック信号Ｇは合成器１４にも供給され、ここ
でもとのベースバンドデータＡ２の信号が形成される。
でもとのベースバンドデータＡ２の信号が形成される。
第５図、第６図は乗算信号Ｆからクロ・ンク信号Ｇを形
成するクロック回期回路１６のブロック図、及びその波
形図を示したもので、２０は乗算信号Ｆをロジック信号
Ｈ１に変換する波形変換回路、２１．２２はそれぞれ前
記ロジック信号Ｈ。
成するクロック回期回路１６のブロック図、及びその波
形図を示したもので、２０は乗算信号Ｆをロジック信号
Ｈ１に変換する波形変換回路、２１．２２はそれぞれ前
記ロジック信号Ｈ。
の立上がり、及び立下りでトリガされ所定のパルス幅計
のパルスＨ２、Ｈ３を形成する単一パルス発生回路、２
３は加算回路、２４は位相比較回路２４ａ、ループフィ
ルタ２４ｂ、電圧制御発振回路２４ｃからなるＰ Ｌ
Ｌ （Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）回路である
。
のパルスＨ２、Ｈ３を形成する単一パルス発生回路、２
３は加算回路、２４は位相比較回路２４ａ、ループフィ
ルタ２４ｂ、電圧制御発振回路２４ｃからなるＰ Ｌ
Ｌ （Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）回路である
。
このクロック同期回路１６によると、加算回路２３の出
力信号Ｈ４が均一のパルス列信号となっていない場合で
も、ＰＬＬ回路２４によって一応、ベースバンドデータ
に対応したクロック信号Ｇが発生できる。しかしながら
以下に述べるような問題が発生する。
力信号Ｈ４が均一のパルス列信号となっていない場合で
も、ＰＬＬ回路２４によって一応、ベースバンドデータ
に対応したクロック信号Ｇが発生できる。しかしながら
以下に述べるような問題が発生する。
（１）ベースバンドデータに１゛または“０゛が続く期
間が長くなると、ロジック信号Ｈ，中のクロック成分が
長期間欠落した状態になり、ＰＬＬ回路２４の同期が外
れデータに同期したクロック信号が得られなくなる。
間が長くなると、ロジック信号Ｈ，中のクロック成分が
長期間欠落した状態になり、ＰＬＬ回路２４の同期が外
れデータに同期したクロック信号が得られなくなる。
また、仮に同期外れとならないまでも、クロック信号に
ジッタが発生し、復調時に符号誤りが生じる確率が高い
。
ジッタが発生し、復調時に符号誤りが生じる確率が高い
。
（２）送信時のデータに“０パまたは“１″が連続して
長ＪＵＪ間発生しないようにスクランブルをかけること
が考えられるが、この場合はコストアップになると同時
に受信側での誤り率か増加する。
長ＪＵＪ間発生しないようにスクランブルをかけること
が考えられるが、この場合はコストアップになると同時
に受信側での誤り率か増加する。
（３）パルスＨ２、Ｈ３はロジックレベルとなっている
ロジック信号Ｈ１の立」二かり、及び立下がりで形成さ
れているのでノイズに対して誤動作が誘発され易い。
ロジック信号Ｈ１の立」二かり、及び立下がりで形成さ
れているのでノイズに対して誤動作が誘発され易い。
（４） ジッタを防止するためにＰＬＬ回路の電圧制御
発振回路２４ｃに高級な水晶発振器を使用する必要があ
り、コストアップとなる。
発振回路２４ｃに高級な水晶発振器を使用する必要があ
り、コストアップとなる。
この発明は、かかる問題点をすべて解消することができ
るクロック信号の同期回路を提供するものである。
るクロック信号の同期回路を提供するものである。
この発ＩＪＪは、ＭＳＫ変調方式において復調されたＩ
、Ｑ信号を乗算し、その乗算された信号の極性を一方向
に揃えたのち基本波成分を抽出してクロック信号をＰＰ
Ｌ回路から発生するようにしたものである。したがって
、送信信号のベースバンドデータにｌ′′または“θ′
′が連続している場合でも確実にクロック信号が再生で
き、ノイズにも強い同期回路とすることができる。
、Ｑ信号を乗算し、その乗算された信号の極性を一方向
に揃えたのち基本波成分を抽出してクロック信号をＰＰ
Ｌ回路から発生するようにしたものである。したがって
、送信信号のベースバンドデータにｌ′′または“θ′
′が連続している場合でも確実にクロック信号が再生で
き、ノイズにも強い同期回路とすることができる。
第７図はこの発明の一実施例をブロック図としたもので
、第５図と同一部分は同一記号としである。
、第５図と同一部分は同一記号としである。
この図で、３０は乗算信号（Ｆ）を一方向性の極性に変
換する極性変換回路を示し、例えば全波も８がｄ：（に
よって４１ｔＩ成されている。３１は）、（水波信号を
通過？ｆＦ域とするフィルタを示し、例えはＬＣの同調
回路が利用できる。３２は正弦波をロジックレベルの矩
形波信号に変換する波形成形器で、例えば０クロス検出
器及びブリップフロップ回路！′〜で構成されている。
換する極性変換回路を示し、例えば全波も８がｄ：（に
よって４１ｔＩ成されている。３１は）、（水波信号を
通過？ｆＦ域とするフィルタを示し、例えはＬＣの同調
回路が利用できる。３２は正弦波をロジックレベルの矩
形波信号に変換する波形成形器で、例えば０クロス検出
器及びブリップフロップ回路！′〜で構成されている。
この発明のクロック同期回路は」一連したように構成さ
れているので、第８図の波形図に示すよう１こＩ、Ｑ（
７Ｍ号を乗算した乗算信号Ｆは極性変換回路３０におい
て、一方向性の整流波形Ｆ、に変換される。そして極性
変換された整流波形Ｆ１の〕、（水波である正弦波Ｆ２
をフィルタ３１によって抽出する。フィルタ３１から抽
出された正弦波Ｆ２は波形成形器３２において同一周期
の矩形波Ｆ３に変換され、この矩形波Ｆ３がＰＬＬ回路
２４の基準信号として供給される。
れているので、第８図の波形図に示すよう１こＩ、Ｑ（
７Ｍ号を乗算した乗算信号Ｆは極性変換回路３０におい
て、一方向性の整流波形Ｆ、に変換される。そして極性
変換された整流波形Ｆ１の〕、（水波である正弦波Ｆ２
をフィルタ３１によって抽出する。フィルタ３１から抽
出された正弦波Ｆ２は波形成形器３２において同一周期
の矩形波Ｆ３に変換され、この矩形波Ｆ３がＰＬＬ回路
２４の基準信号として供給される。
なお、波形成形器３２を省略し正弦波Ｆ２を直接ＰＬＬ
回路２４に入力するようにしてもよい。
回路２４に入力するようにしてもよい。
また、フィルタ３１にはノル本波成分が通過できるロー
パスフィルタを使用することもできる。
パスフィルタを使用することもできる。
この発明は、上記したように乗算信号Ｆを同一極性の波
形となるように信号処理を行い、データの）、（本クロ
ック信号周期を検出しているので、ＭＳＫ変調方式で送
信されている場合はどのようなベースバンドデータであ
っても基本クロック信すが欠除することなく抽出でき、
ＰＬＬ回路における同期がきわめて安定したものになる
。
形となるように信号処理を行い、データの）、（本クロ
ック信号周期を検出しているので、ＭＳＫ変調方式で送
信されている場合はどのようなベースバンドデータであ
っても基本クロック信すが欠除することなく抽出でき、
ＰＬＬ回路における同期がきわめて安定したものになる
。
前記極性変換回路３０としては第９図（ａ）に示すよう
なよく知られている乗算回路Ｍを使用し、その２つの入
力Ｘ、ｙに同一の信号（この場合は乗算信号Ｆ）を供給
すればよい。この時の出力信号は２乗整流波形となって
出力される。
なよく知られている乗算回路Ｍを使用し、その２つの入
力Ｘ、ｙに同一の信号（この場合は乗算信号Ｆ）を供給
すればよい。この時の出力信号は２乗整流波形となって
出力される。
また、第９図（ｂ）に示すように、２個の演算増幅器ｏ
ｐ、、ｏｐ２及びダイオードＤ、、Ｄ２を使用した直線
余波整流回路を使用することもできる。
ｐ、、ｏｐ２及びダイオードＤ、、Ｄ２を使用した直線
余波整流回路を使用することもできる。
この回路はよく知られているように乗算信号Ｆの止の成
分は演算増幅器ＯＰ１によって利得１で反転出力される
が、負の成分は出力されない。したがって、演算増幅器
ＯＦ、の負の半波出力と、１１を抗Ｒ厘を介して供給さ
れている乗算信号ＦがＯＦ２において加τノされること
になるが、この加勢割合は２：１となるように抵抗Ｒｒ
、 Ｒ２が設定されているので、演算増幅器ＯＰ２か
ら正の全波整ｌ血波形が出力される。
分は演算増幅器ＯＰ１によって利得１で反転出力される
が、負の成分は出力されない。したがって、演算増幅器
ＯＦ、の負の半波出力と、１１を抗Ｒ厘を介して供給さ
れている乗算信号ＦがＯＦ２において加τノされること
になるが、この加勢割合は２：１となるように抵抗Ｒｒ
、 Ｒ２が設定されているので、演算増幅器ＯＰ２か
ら正の全波整ｌ血波形が出力される。
この回路はタイオードのフォワード・ドロ１．プの影響
を防１トすることができるという特徴がある。
を防１トすることができるという特徴がある。
この発明は」二連したように、ＭＳＫ変調方式において
、復調されたＩ、Ｑ信号を乗ｑル、乗算信じの極性を一
方向に揃える波形変換を行うことによってデータの内容
にかかわらすクロック信号成分の欠落がない基準信号が
形成されているのでＰＬＬ回路が安価に形成できるとと
もに、ジ・ツタが少ないクロ・ンク信号が再生できる。
、復調されたＩ、Ｑ信号を乗ｑル、乗算信じの極性を一
方向に揃える波形変換を行うことによってデータの内容
にかかわらすクロック信号成分の欠落がない基準信号が
形成されているのでＰＬＬ回路が安価に形成できるとと
もに、ジ・ツタが少ないクロ・ンク信号が再生できる。
また、フィルタ回路でクロ・ンク成分を抽出することが
できるので耐ノイズ性が増強され、データの誤り率が低
減するという大きな効果がある。
できるので耐ノイズ性が増強され、データの誤り率が低
減するという大きな効果がある。
第１図はＭＳＫ変調方式の変調回路のプロ・ツク図、第
２図は第１１ｆｆｉの主要波形図、第３図はＭＳＫ変調
方式の復調回路のブロック図、第４図は第３図の主要波
形図、第５図は従来のクロック同期回路のプロ・ツク図
、第６図は第５図の主要波形図、第７図はこの発明の一
実施例を示すクロック同期回路のブロック図、第８図は
第７図の主要波形図、第９図（ａ）、（ｂ）は一方向極
性変換回路の一例を示す回路図である。 図中、２４はＰＰＬ回路、３ｏは極性変換回路、３１は
フィルタ、３２は波形成形器でを示す。 第１図 第２図 第３図 第７−Ｉ’１ 第７図 ２Ｌ 第８図 第９図 （ａ）
２図は第１１ｆｆｉの主要波形図、第３図はＭＳＫ変調
方式の復調回路のブロック図、第４図は第３図の主要波
形図、第５図は従来のクロック同期回路のプロ・ツク図
、第６図は第５図の主要波形図、第７図はこの発明の一
実施例を示すクロック同期回路のブロック図、第８図は
第７図の主要波形図、第９図（ａ）、（ｂ）は一方向極
性変換回路の一例を示す回路図である。 図中、２４はＰＰＬ回路、３ｏは極性変換回路、３１は
フィルタ、３２は波形成形器でを示す。 第１図 第２図 第３図 第７−Ｉ’１ 第７図 ２Ｌ 第８図 第９図 （ａ）
Claims (1)
- ＭＳＫ変調波を復調する復調器と；該復調器より出力さ
れたＩ信号とＱ信号とを受領して演算を行う乗算回路と
；該乗算回路から出力された乗算上けを一方向極性の信
号に変換する極性変換回路と；前記極性変換５れた一方
向極性の信号から基本波成分の信号のみを抽出するフィ
ルタ回路と；該フィルタ回路より出力されたｉ！ｌ、（
水波成分の信号よりｔ４ｊられるクロック信号に同期す
るＰＬＬ回路とを備えたＭＳＫ復調器のクロック同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038685A JPS60183858A (ja) | 1984-03-02 | 1984-03-02 | Ｍｓｋ復調器のクロツク同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038685A JPS60183858A (ja) | 1984-03-02 | 1984-03-02 | Ｍｓｋ復調器のクロツク同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183858A true JPS60183858A (ja) | 1985-09-19 |
Family
ID=12532143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038685A Pending JPS60183858A (ja) | 1984-03-02 | 1984-03-02 | Ｍｓｋ復調器のクロツク同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183858A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172840A (ja) * | 1990-11-07 | 1992-06-19 | Sharp Corp | 復調装置 |
| JPH05236037A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | Ｍｓｋクロック抽出回路 |
| CN106664672A (zh) * | 2014-08-21 | 2017-05-10 | 高通股份有限公司 | 多iq路径同步 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870664A (ja) * | 1981-10-22 | 1983-04-27 | Mitsubishi Electric Corp | Ｍｓｋ復調回路 |
-
1984
- 1984-03-02 JP JP59038685A patent/JPS60183858A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870664A (ja) * | 1981-10-22 | 1983-04-27 | Mitsubishi Electric Corp | Ｍｓｋ復調回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172840A (ja) * | 1990-11-07 | 1992-06-19 | Sharp Corp | 復調装置 |
| JPH05236037A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | Ｍｓｋクロック抽出回路 |
| CN106664672A (zh) * | 2014-08-21 | 2017-05-10 | 高通股份有限公司 | 多iq路径同步 |
| CN106664672B (zh) * | 2014-08-21 | 2019-11-15 | 高通股份有限公司 | 多iq路径同步 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984778A (en) | Carrier recovery scheme for a SSB-SC signal | |
| US5355092A (en) | Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein | |
| US3675131A (en) | Coherent single sideband phase locking technique | |
| US4942592A (en) | Synchronous receiver for minimum shift keying transmission | |
| US4345211A (en) | Digital phaselock demodulator | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPH04286248A (ja) | ベースバンド遅延検波器 | |
| EP0083236B1 (en) | Carrier recovery circuit | |
| US4614910A (en) | Quarternary differential PSK demodulator | |
| JP3359927B2 (ja) | 直交振幅変調方式ディジタル無線装置の復調装置 | |
| JPS61273038A (ja) | クロツク同期回路 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JP3313403B2 (ja) | Ｑｐｓｋ変調器 | |
| JPS5950646A (ja) | ８相位相復調器 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JPS62118660A (ja) | 搬送波再生回路 | |
| JPH02108338A (ja) | スペクトラム拡散信号復調回路 | |
| RU2556439C2 (ru) | Способ передачи информации и устройство для его осуществления | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| EP0154963A2 (en) | Quarternary differential PSK demodulator | |
| JPS6030241A (ja) | ディジタル信号の変復調装置 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPH06152673A (ja) | 復調器 | |
| JPH0399548A (ja) | Ｐｓｋ復調方式 |