JPS5870664A - Msk復調回路 - Google Patents

Msk復調回路

Info

Publication number
JPS5870664A
JPS5870664A JP16957281A JP16957281A JPS5870664A JP S5870664 A JPS5870664 A JP S5870664A JP 16957281 A JP16957281 A JP 16957281A JP 16957281 A JP16957281 A JP 16957281A JP S5870664 A JPS5870664 A JP S5870664A
Authority
JP
Japan
Prior art keywords
circuit
clock
output
multiplier
inputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16957281A
Other languages
English (en)
Inventor
Seiya Inoue
誠也 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16957281A priority Critical patent/JPS5870664A/ja
Publication of JPS5870664A publication Critical patent/JPS5870664A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、送信MSK(MinimumShiftK
eying)波より、その基準搬送波及び基準クロック
の位相を受信側で同時に決定する為のMSN復調回路に
関するものである。
従来、この種の回路として第1図に示すものがあった。
図において(1)はMSK波の入力端子、(2)は!チ
ャネル側の同期検波器、(3月t Qチャネル側の同期
検波器、(4)、(5)はローパスフィルタ、(6)は
搬送波周波数を中心周波数とする電圧制御発振器、(7
)は90°移相器、(3)はループフィルタ、(9)は
マルチプライヤ、αOは後述するコスタスルーズのベー
スバンドマルチプライヤ、Ql) 、 Q21は2乗回
路、α4は引き算器、04は位相検波器、αGはループ
フィルタ、q情は電圧制御発振器、αηは90°移相器
である。
次に動作について説明する。入力MSK波は、■チャネ
ル側同期検波器(2)及びQチャネル側同期検波器(3
)によって、それぞれ搬送波周波数を中心周波数とする
電圧制御発振器(6)の出力及び90°移相器(7)に
よって90°位相シフトされた出力により同期検波され
る。次に1チヤネル、Qチャネルの信号はそれぞれロー
パスフィルタ(4)及び(5〕によってベースバンド信
号となったあとマルチプライヤαQにより互いにかけ合
わされる。マルチプライヤαGの出力はマルチプライヤ
(9)でクロック周波数の半分の周波数を中心周波数と
する電圧制御発振器αQの出力とかけ合わされ、ループ
フィルタ(3)によって平滑されて、入力MSK波の搬
送波と電圧制御発振器(5)、の出力との位相差に比例
した誤差電圧を発生する。以上の部分からなるループ■
が搬送波追尾ループであり、いわゆるコスタスループと
呼ばれるものである。次にローパスフィルタ(4)及び
(5]の出力はそれぞれ2東回路aυ及び(2)によっ
て2果された後、引き算器03によって両者の差がとら
れる。次に引き算器(至)の8力は、位相検波器aくに
より、電圧制御発振器αQの出力を900移相器αηに
よって90°移相したもので位相検波され、ループフィ
ルタ05により平滑されて、六方MSK波のクロックと
電圧制御発振器αQの出力との位相差に比例した誤差電
圧を発生する。これらの部分からなるループ6〃がクロ
ック追尾ループとなる。
以上の動作を算式を用いて以下説明する。一般にM S
 K波はPSKとしての側面を持ち、aI81n−:C
O8町L +aQCO32”r 51nQl、t   
(1)と表わされる。aI’Qは±1の値をとり、Tは
クロック周期、ω0は搬送波周波数である。この時、ロ
ーパスフィルタ(4)及び(5)の出力は、電圧制御発
振器(6)の出力をcos(ωC【十φ)とおくと、そ
れぞれallin(k17t Cogφ−1(2Cog
6)1(fijnφ    (2)御発振器α・の出力
をCog(2ω、t+θ)とおくと、ループフィルタ(
8)の出力には、cosθ5in2φに比例した直流電
圧が得られ、またループフィルタQcJの出方にはsi
n#cos2φに比例した直流重圧を得ることができる
。従って第1図は、θ及びφを決定する為の1つの閉°
ループと考えることができ、ループのロックにより、基
準搬送波及び基準クロックを同時に再生できる。
以上説明した方法によるMSN復調回路では、クロック
を再生する為の回路が、I、Q両チャネルに分れており
、従って両チャネル間の位相差を調整することが必要で
、また回路内に2個の2乗回路及び引き算器を含む為、
回路が複雑であるなどの欠点があった。
この発明は上記のような従来のものの欠点を除去する為
になされたもので、クロックを再生する為の回路を1つ
の2乗回路と1つの位相同期ループにより構、成するこ
とにより、I、Qチャネル間位相差の調整が不要で、か
つ構成の簡単な、基準搬送波と基準クロックを同時に再
生する為のMSN復調回路を提供することを目的として
いる。
第2図にこの発明の一実施例を示す。第2図において、
第1図と同じ番号を付したものは同じ機能を有するもの
であり、3pは2乗回路、□□□は位相検波器、(至)
はループフィルタ、(至)はクロッ外周波数を中心周波
数とする電圧制御発振器、(2)は90’移相器、(4
)は2分周回路、翰は以上の(2)〜(至)からなる位
相同期ループである。
次に動作について説明する。
本発明回路は第1図の従来の回路のクロック追尾回路c
3])を、I、Q両チャネルに分けず、1つの2乗口路
Q刀と位相同期ループ弼により構成したものである。搬
送波追尾ループ(1)については第1図の従来の回路と
同じであるのでここでは説明しない。第2図において、
マルチプライヤtIQの出力は2策回路に1)によって
2乗され、さらに位相検波器脅により、電圧制御発振器
■の出力をgO°移相移相器上り90″移相したものと
かけ合わされる。なお電圧制御発振器(ハ)の中心周波
数はクロック周波数(4ω1.)に等しい。次に位相検
波器脅の出力はループフィルタ(ハ)によって平滑され
て入力MSK波のクロックと電圧制御発振器(ハ)の出
力の位相差に比例した直流誤差電圧を発生し、クロック
の追尾か可能となる。電圧制御発振器(6)の出力をc
os(ωc1→φ)、電圧制御発振器−の出力をcos
(4ωTt+20)とおけば、ループフィルタ(3)の
出力にはcosθs in2φに比例した直流電圧が得
られ、ループフィルタ(至)の出力には、cos4φ5
in2θに比例した直流電圧が得られる。従って入力M
SK波の基準搬送波及び基準クロックを同時に再生する
ことが可能となる。ところで、第2図のクロック再生回
路は、第1図の如く、l、Q両チャネルに分かれていな
い為、両チャネル間の位相差を調整する必要かなく、ま
た、第1図に比し回路構成が簡単となる。
なお、上記実施例ではMSK波の復調の場合にライて説
明したが、T F M (Tamed FM )波の復
調の場合にもイ上記実施例と同様の効果を奏する。
以上の様に、この発明によれば、クロック再生回路を1
つの2乗回路と位相同期回路により構成したので、I、
Q両チャネル間の位相差を調整する必要かなく、また回
路構成を簡単にできる効果がある。
【図面の簡単な説明】
第1図はMSK波の基準搬送波及び基準クロックの位相
を受信側で同時番こ決定する為の従来のM S N復調
回路の回路図、第2図は本発明の一実施例によるMSN
復調回路の回路図である。 (7)・・・コスタスループ、(IG・・・ベースバン
ドマルチプライヤ、121)・・・2乗回路、翰・・・
位相同期ループ。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野 信−

Claims (1)

    【特許請求の範囲】
  1. (1)MSK変調された送信波より基準搬送波及び基準
    クロックを再生する場合にその基準搬送波及び基準クロ
    ックの位相を同時に決定する為のコスタスループを用い
    たMSKl[99回路において、上記搬送波追尾用コス
    タスループ内のベースバンドマルチプライヤの出力を2
    乗する1つの2乗回路と、この2乗回路の出力に含まれ
    る基準クロック信号の位相を追尾する位相同期ループと
    を備えたことを特徴とするMSN復調回路。
JP16957281A 1981-10-22 1981-10-22 Msk復調回路 Pending JPS5870664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16957281A JPS5870664A (ja) 1981-10-22 1981-10-22 Msk復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16957281A JPS5870664A (ja) 1981-10-22 1981-10-22 Msk復調回路

Publications (1)

Publication Number Publication Date
JPS5870664A true JPS5870664A (ja) 1983-04-27

Family

ID=15888955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16957281A Pending JPS5870664A (ja) 1981-10-22 1981-10-22 Msk復調回路

Country Status (1)

Country Link
JP (1) JPS5870664A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183858A (ja) * 1984-03-02 1985-09-19 Anritsu Corp Msk復調器のクロツク同期回路
JPH04168839A (ja) * 1990-10-31 1992-06-17 Sharp Corp Msk復調回路
US5170131A (en) * 1990-11-07 1992-12-08 Sharp Kabushiki Kaisha Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183858A (ja) * 1984-03-02 1985-09-19 Anritsu Corp Msk復調器のクロツク同期回路
JPH04168839A (ja) * 1990-10-31 1992-06-17 Sharp Corp Msk復調回路
US5170131A (en) * 1990-11-07 1992-12-08 Sharp Kabushiki Kaisha Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor

Similar Documents

Publication Publication Date Title
JPH0218769B2 (ja)
JP2557426B2 (ja) 同期復調装置における搬送波の同期を得るための方法及び装置
JPS5925500B2 (ja) 搬送波再生回路
JPS6154302B2 (ja)
JPS5870664A (ja) Msk復調回路
JPS58114654A (ja) 基準搬送波再生回路
JPS5918900B2 (ja) 復調装置
JPH059978B2 (ja)
JP2838962B2 (ja) 搬送波再生方式
JPH1075275A (ja) コスタスループ搬送波再生回路
JPS6330049A (ja) Msk復調回路
JPS6173459A (ja) Dpsk信号の遅延検波回路装置
JP2553643B2 (ja) キャリア同期装置
JP3613344B2 (ja) 準同期検波復調回路
JPS6248420B2 (ja)
JPS58131852A (ja) 干渉波消去装置
JPS6173458A (ja) Dpsk信号の遅延検波回路装置
JPH0479183B2 (ja)
JPH0193241A (ja) ディジタル変調信号復調回路
JPS58197944A (ja) 4相位相復調装置における搬送波再生方式
JPH03133236A (ja) 復調装置
JPS60189354A (ja) 通信方式
JPH0467382B2 (ja)
JPS62107559A (ja) 位相同期搬送波再生回路
JPS59101951A (ja) 直交同期検波方式