JPS60186893A

JPS60186893A - 表示装置

Info

Publication number: JPS60186893A
Application number: JP59041415A
Authority: JP
Inventors: 浩金丸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-03-06
Filing date: 1984-03-06
Publication date: 1985-09-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は表示装置に関し、特に仮想表示領域と現表示領
域との相対位置を図形にて表示可能な表示装置に関する
ものである。

［従来技術］従来、表示装置にて表を作成する表操作を行なう場合に
、表示画面に全ての表示ができない場合には現在の表示
が表金体よりみてどのような関係にあるのかを把握し難
かった。このためすべてを表示することができない場合
、現在の表示位置を表わす方法として数値によって全体
に対する比率で表現するものがあったが、この方法では
目で見て認識することができず、やはり充分に把握でき
ないという欠点があった。

［目的］本発明は上述の従来技術の欠点を除去することを目的と
し、仮想表示領域と現表示領域との相対位置を図形にて
表示し、両者の関係を直ちに認識することができる表示
装置を提供することにある。

［実施例］以下、本発明の一実施例について添付図面を参照しなが
ら説明する。

第１図は本発明の一実施例の表示装置の機能ブロック図
である。ＣＲＴディスプレイ１０２に対して表の領域で
ある仮想領域を設定することによって生じるこの仮想領
域、つまり表の開始行、終了行と開始列、終了夕１を１
０５〜１０８に記憶すると共に表示領域を設定すること
によって生じる表示領域の開始行、終了行と開始列、終
了列をｌＯ９〜１１２に記憶する。演算手段１０４によ
り上記の記憶データを演算した結果に基づいて表示手段
１０３による仮想領域に対する表示領域の相対位置をＣ
ＲＴディスプレイ１０２の一領域を使用して図形で表示
するものである。

第２図は本実施例のブロック構成図゛である。■は中央
処理装置（ＣＰＵ）、２はＣＰＵＩの制御プログラムを
記憶するＲＯＭ、３はＣＰＵからの命令によって演算回
路４を制御すると共にホスト１００よりの後述する各レ
ジスタへのデータを受け取り、各レジスタに書き込むコ
ントローラ、４は各種のレジスタの記憶データに基づい
て演算を行なう演算回路であり、後述する演算結果を保
持する保持部４ａを含む。５はホスト１００よりのＣＲ
Ｔディスプレイの仮想領域の開始行を記憶するＶＳＬＳ
Ｃレジスタは同終了行を記憶するＶＥＬＥＣレジスタは
同開始列を記憶するｖＳＣレジスタ、８は回路γ列を記
憶するＶＥＣレジスタ、９はＣＲＴディスプレイの実際
の表示領域の開始行を記憶するＳＬレジスタ、１０は同
終了行を記憶するＥＬレジスタ、１１は同開始列を記憶
するＳＣレジスタ、１２は回路γ列を記憶するＥＣレジ
スタ、１３は演算回路４による演算結果をＣＲＴディス
プレイへ表示するためのディスプレイ制御回路、１４は
表示メモリ１５への表示情報の書き込み及び読み出しを
制御する読み書き回路、１５は表示メモリ、１６はＣＲ
Ｔディスプレイである。また１００はホストである。ホ
スト１００は読み書き回路１４を起動し、表示メモリ１
５に表示情報を書き込み、ディスプレイ制御回路１３は
読み書き回路１４を介して順次表示メモリを読み出しＣ
ＲＴ１６に表示させているがこれらの制御動作は周知で
あるので説明を省略する。

以下、上記の構成よりなる本実施例の仮想領域中の現在
表示領域を図形化してＣＲＴ１６上に表示する制御を＄
３図のフローチャートを参照して説明する。

まずステップＳｌでホスト１００は仮想領域の開始行デ
ータをコントローラ３に送ると共にＣＰＵ１にこのデー
タを送出することを知らせる。ＣＰＵＩではコントロー
ラ３へのこの四のデータをＶＳＬＳＣレジスタ５き込む
。以下ステップＳ２〜Ｓ４にて同様に仮想領域の終了行
をＶＥＬＥＣレジスタ６仮想領域の開始列をｖｓｃレジ
スタ７へ、仮想領域の終了列をＶＥＣレジスタ８へそれ
ぞれ書き込む。

続いてステップ３５〜Ｓ８においても同様に表示領域の
開始行をＳＬレジスタ９へ、表示領域の終了行をＥＬレ
ジスタｌＯへ、表示領域の開始列をＳＣレジスタ１１へ
、表示領域の終了列をＥＣレジスタ１２へそれぞれ書き
込む。

続いてステップＳ９に進み、演算回路４はＸ方向の始点
を百分率でめる。

Ｙ１＝　（ＳＬ−ＶＳＬ＋１）／（ＶＥＬ−ＶＳＬ＋１
）同様にステップＳＩＯでＹ方向の終点を百分率でめる
。

Ｙ２＝（ＥＬ−ＶＳＬ＋１）／（ＶＥＬ−ＶＳＬ＋１）
同様にステップＳｌｌでＸ方向の始点を百分率でめる。

ＸＩ−（ＳＯ−ＶＳＣ＋１）／（ＶＥＣ−ＶＳＣ＋１）
同様にステップ３１２でＸ方向の終点を百分率でめる。

Ｘ２＝（ＥＣ−ＶＳＣ＋１）／（ＶＥＣ−ＶＳＣ＋１）
以」二ノ結果求メｆニーＹ　１　、　Ｙ　２　、　ＸＩ
　、　Ｘ２ハソれぞれ演算回路中の保持部４ａに保持さ
れる。

そしてステップＳ１３で以上の演算式でめたＹ　Ｌ　、
　Ｙ２　、Ｘｉ　、Ｘ２に従いディスプレイ制御回路１
３によってＣＲＴ１６上に表示する。なお表示方法は四
角のグラフィックで囲むなど公知の方法で良いものとす
る。

この表示例を第４図に示す。ここで２００は表示画面、
２１０は仮想領域を模式的に表示した例であり、２１１
は仮想領域２１０中の現在表示中の領域を対比的に表示
しており、例えばこの現在表示中の領域を斜線で示すな
どすることにより両者の関係を適格に把握することがで
きる。

続いてステップＳ１４で現在表示中の表示領域に変更が
あるか否か調べ、変更のある場合にはステップＳ５に戻
り、変更のない場合にはステップＳ１５に進む。ステッ
プ３１５では仮想領域に変更があるか否か調べ、変更の
ある場合にはステップＳｌに戻り、再び各レジスタの伯
を書き替え、変更のない場合にはステップＳ１３に戻り
、表示を続行する。

以上述べたように表操作の表金体に対するＣＲＴディス
プレイへの表示位置をＣＲＴの一領域を使用して図形に
よって表示することによって、目で見たイメージ通りに
認識でき、非常に分かり易くオペレータの操作能率を向
上させる効果がある。

以上の説明ではＣＲＴディスプレイを例に説明したがパ
ネルディスプレイ装置にも本発明が適用できるのはもち
ろんである。

［効果〕以上説明した様に本発明によれば、仮想表示領域が全体
の情報量を表わし、これに対する現在表示中の情報量を
対比的に表示できるので、全体の情報量と現在表示中の
情報量の関係を極めて適格にかつ正確に把握できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例の機能ブロック図、第２図は本実施例のブロック構成図、第３図は本実施例の仮想領域中の現在表示領域を図形化
して表示する制御フローチャート、第４図は仮想領域中
の現在表示領域を図形化して表示した表示例を示す図で
ある。図中、■・・・ＣＰＵ、２・・・ＲＯＭ、３・・・コン
トローラ、４・・・演算回路、５・・・仮想領域開始行
記憶ＶＳＬレジスタ、６・・・仮想領域終了行記憶ＶＥ
Ｌレジスタ、７・・・仮想領域開始列記憶ＶＳＣレジス
タ、８・・・仮想領域終了列記憶ＶＥＣレジスタ、９・
・・表示領域開始行記憶ＳＬレジスタ、１０・・・表示
領域終了行記憶ＥＬレジスタ、１１・・・表示領域開始
１列記憶ＳＣレジスタ、１２・・・表示領域終了列記憶
ＥＣレジスタ、１３・・・ディスプレイ制御回路、１４
・・・読み書き回路、１５・・・表示メモリ、１６゜１
０２・・・ＣＲＴディスプレイ、１０３・・・表示手段
、１０４・・・演算手段、１０５・・・仮想領域開始行
記憶手段、１０６・・・仮想領域終了行記憶手段、１０
７・・・仮想領域開始行記憶手段、１０８・・・仮想領
域終了列記憶手段、１０９・・・表示領域開始行記憶手
段、１１０・・・表示領域終了行記憶手段、１１１・・
・表示領域開始行記憶手段、１１２・・・表示領域終了
列記憶手段、２００・・・表示画面、２１０・・・仮想
領域、２１１・・・表示領域である。特許出願人　キャノン株式会社第１図

Claims

【特許請求の範囲】

（１）仮想表示領域を指定する仮想領域指定手段と、該
指定された仮想領域の情報量に対する表示画面への現表
示領域の表示情報？１１の比をめる演算手段と、該演算
手段にめた情報量の比を図形化して表示画面中に表示す
る表示手段とを備えたことを特徴とする表示装置。
（２）仮想領域指定手段は仮想領域の開始行と終了行及
び開始列と終了列を指定することを特徴とする特許請求
の範囲第１項記載の表示装置。