JPS60189047A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、データ処理技術さらには記憶装置を内蔵し
たデータ処理用集積回路に適用して特に有効な技術に関
するもので、例えば随時書込み読出し可能なメモリを内
蔵したシングルチップ・マイクロ・コンピュータ（以下
シングルチップ・マイコンと称する）のようなデータ処
理装置に利用して有効な技術に関する。

［背景技術］ シングルチップ・マイコンのように随時書込み読出し可
能なＲＡＭ　（ランダム・アクセス・メモリ）を内蔵し
たデータ処理用集積回路においては、ＲＡＭ内にピッ１
〜不良やワード線不良等があるか否かを検出するために
、外部より適当なテスｈパターンをＣＰＵ　（マイクロ
・プロセッサ）に入れてやり、内部のＣＰＵによってロ
ー１く命令とストア命令を繰り返えしてデストパターン
をＲＡＭに書き込み、かつそれを読み出す作業を繰り返
えし行なうことにより内蔵Ｒ，Ａ　Ｍの検査（テスティ
ング）を行なっている。

ところが、ＣＰＵによるローＩ・命令とストア命令は、
それぞれ３〜４サイクルかかるため、１バイ１−のテス
トパターンをＲＡ　Ｍに書き込む、読み出すには全体で
７〜８サイクル必要としていた。

ところで、従来の例えば１コ立製作所製１−Ｉ　Ｄ　６
８０１のようなシングルチップ・マイコンでは、１２８
バイ１〜のような小さなＲＡ　Ｍが内蔵されているにす
ぎなかった。そのため、」二３己のとと＜　ＣＩ）Ｕに
よってロード、ストア命令を繰り返えすようなナス１一
方法であっても、１〈ΔＭの容量が小さいことからそれ
ほどテスティング時間が長くなるおそれはなかった。

しかしながら、今後シングルチップ・マイコンに内蔵さ
れるＲＡＭの容量はしだいに増大されて行くものと予想
される。そのため、従来のようにＣＰＵを使って１バイ
１〜当たり６〜７サイタルかけてＲＡＭ内へのテストパ
ターンの書き込み、読み出しを行なっていたのでは、Ｒ
，Ａ　Ｍの人容量化が進むに従ってテスティング時間が
大幅に増加するおそれがある。

特に、ＲＡ　Ｍのテスティング方θ；の中には、ＲＡＭ
のパイ１−数の２乗に比例したテスティングＩＬ’７間
を必要とするようなものがある。そのようなテスティン
グ方法を採用した」ん合には、ＲＡ　！ｖｌの容量が２
倍になわばナスティン９１１．１フ間は４倍に、またＲ
ＡＭの容置が４倍になればテスティング時間は＋　６イ
７ｓに、゛という、ように１（ΔＭの容量増加の’＋’
ｆ’Ｊ合の２乗に比例してテスティング時間が増大して
行ってしまう。また、１ハイ１へ当たりのサイクル数か
多いほど必要なデストパターンの１１にも多くなるとい
う不都合かある。

［発明の目的コ この発明の「１的は、シングルチップ・マイコンの、よ
うな■くΔＭを内蔵したデータ処」）１１装置１．こお
ける内蔵ＩくΔＭのテスティングＩｔ；’ｉ’間を短ス
（１１できるようにすることにある。。

この発明の他の目的は、）史Δｉｖｌを内蔵したデータ
処理装置において、新しいデータ処理機能をも付加で１
′！るようにすることにある。

この発明の１前記ならびにそのほかの目的と新規な特徴
しこついては、本明細：ｋ・の記述、ｌ：；よび添附図
面から明かになるであろう。

［発明の概要］ 本願に、ぢいて開示さ」しる発明のうち代表的なものの
（既要を説明すれば、下記のと、１りである。

すなわち、例えばＲＡ：’Ｖｌを内蔵したデータ処理装
置１イ内のデータバスの途中に、人出カポ−Ｉ−かＪ）
のデータを直ｊ妾ｊく△１＼１１こ・１１云送し、ｉろ
ろい（まＲＡん１から直１妾人出カポ−１〜（；データ
を転送できるように士ろための切４’ｊｊ４回路を１（
ψは、（’；　：）Ｌ）によって内部のレジスタにデー
タを一旦移し九〜からＩ（ΔＭあるいは人出カポ−１〜
に・ｉシ旨スさぜるようなＰ順を踏；］ン、Ｉ゛、（ｊ
Ｊ換回路を切り喚えておく　７．’Ｅけで、直接１（ハ
Ｍから人出カポ−１−あるいは逆に人出カポ−）−から
１（ΔＭｊ−データを転送でさるようにすることによっ
て、各々１サイクルで１パイ１〜のテス１へパターンを
ＲＡ　Ｍに書き込み、読み出すことができるようにして
、テスティング時間を大幅に短縮させるとともに、Ｃｌ
）　Ｕを介さずにメモリからデータを読み出すバースト
命令、アドレスレジスタ等と組み合わせることにより、
簡単にｌ）　Ｍ　Ａ転送などのデータ処理を実行できる
ような新たな機能を付加できるようにするという−に記
目的を達成するものである。

以下この発明を実施例とと：ｌ、に詳靴に説明する。

［実施例１］ 第１１ン１は、本発明をジンクルチップ・マイコンに適
用した場合の一実施例を示すもので、図中鎖線へで囲ま
れた部分は、シリコンのような一個の半導体基板」ニジ
こ形成される。

この実施例のシングルチップ・マイコンＭ　Ｉ）　ｔ、
Ｊは、特に制限されないが、ブロタラムに従−）て内部
の実行ユニノ１〜等を制御するＣ　Ｐ　Ｕ　］と、この
ＣＰＵ１の動作プロゲラ１３等が格納さコした］２．０
　Ｍ（リード・オンリ・メモリ）２、主にＣＰ　’Ｕ　
］の作業領域を提供する】史ΔＭ３、次に読出す命令や
データのアドレスを保持するプログラムカウンタ４、タ
イマ５、入出カポ−１−〇、シリアルｌ１０７等から構
成され、これらは内部バス８を介して互いに接続されて
いる。

また、シングルチップ・マイコンＭ　Ｐ　Ｕには、入出
カポ−トロに接続された外部バス９を介してデスト装置
１０が接続されている。

」上記ＣＰ　Ｕ　１は、特に制限されないが、プログラ
ムの命令が順番にフェッチさＡしる命令レジスタと、マ
イクロプロゲラｔ１が格納さＡしたマイクロ丁（ＯＭ、
このマイクロＲＯＭから読み出さ九たマイクロ命令をデ
コードして制御信号を形成する制御用デコーダ、アキュ
ーｌル−タ等の各種レジスタやＡＬ、Ｕ（演算論理ユニ
ット）等からなる実行ユニッ１−によって構成されてい
る。

そして、この実施例では、人出カポ−１−６とＣＩ）Ｕ
ｌやＲＡＭ３等を結ぶ内部バス８の途中に切換回路１１
が設けられている。この切換回路１１は、ＣＰ　ｔＪ　
１から出力される制御信号によ一〕て制御され、入出カ
ポ−トロ側からのデータをＣＰｔＪｌに転送するルート
と、ＲＯＭ　２やＲＡＭ３の側からのデータをＣＰＵＩ
に転送するルー１−と、入出カポ−トロからＲＡＭ３へ
直接データを転送するルートの３つのルー１〜をそれぞ
れ可能にする状態に切り換わることができるように構成
されている。

また、この実施例では、ＣＩ）　ｔＪ　ｌ内の」；記マ
イクロＲＯＭ内に、プログラムカウンタ４をインクリメ
ン１〜もしくはデクリメン１〜させるとともに、ＲＯＭ
］またはＲＡＭ３をリード状態にして、そのときプログ
ラムカウンタ４の示すアドレス位置のデータを内部バス
８に出力させ、かつこの内部バス８上のデータを入出カ
ポ−トロを介して外部バス９に出力可能にさせるマクロ
命令（バースト命令）と、これと逆に、プログラムカウ
ンタ４をインクリメン１−もしくはデクリメントさせる
とともに、入出カポ−１−６を介して外部バス９上のデ
ータを内部バス８上にのせてやり、かつＲＡＭ　３をラ
イト状態にして、そのときプログラムカウンタ４の示す
アドレス位置に上記内部バス８上のデータを店き込んで
やるマクロ命令（逆バースト命令）とが格納され、かつ
そのように制御系が構成されている。

従って、この実施例のシングルチップ・マイコンにおい
て、内部のＲＡＭ３のテスティングを行なわせるには、
例えば逆パースト命令を外部のテスト装置１０から入出
カポ−１−〇を介してＣＩ）　Ｕｌに入れてやる。する
と、対応するマイクロ命令が読み出されてＣＩ）　Ｕ　
１から出力される制御信号によって、プログラムカウン
タ４がＲＡＭ３の先頭アドレスにセラ１−される。また
、Ｃ１）ｔＪｌからの制御信号によって切換回路１１が
切り換えられて、入出カポ−１−６から内部バス８を通
って直接ＲＡＭ３にデータが転送可能にされるとともに
。

ＣＰ　ｔＪ　］から出力されろライ１ル信号によって、
ｌ（ＡＭ３が書込み状態にされる。そして、そあ後ＣＰ
　Ｕからの信号によって１サイクルごとにプログラムカ
ウンタ４がインクリメン１〜もしくはデクリメン１へさ
れて、その内容が次々とアドレスバス（内部バス６）に
出力される。

そのため、テスト装置１０からシステｔ１に同期して、
次々とテストパターンを入れてやれば、ｌサイクルで１
バイ１−からなる一つのデストパターンが、そのときプ
ログラムカウンタ４の示すＲＡＭ３内のアドレス位置に
書き込まれて行く。

また、ＲＡＭ３へのテスパターンの書込み終了後に、デ
スト装置１０からＣＰＵ１にバースト命令を入れてやれ
ば、対応するマイクロ命令が読み出されてデコードされ
ることによって、制御信号が形成され、この制御信号に
よってプログラムカウンタ４がインクリメントもしくは
テクリメン１〜されるとともに、ＲＡＭ３がリード状態
にされ、そのときプログラムカウンタ４が示すアドレス
位置のデータを内部バス８上に出力されるようになる。

また、ＣＰＩＪＩからの制御信号によって出力バッファ
１２が駆動されて、内部バス８上のデータが入出カポ−
トロを介して外部バス９に出力される。

従って、１サイクルで１バイトのデータをＲＡＭ３から
読み出して外部のテス１へ装置１０へ送ってやることが
できるようになる。その結果、内蔵Ｊ【ＡＭ３のテステ
ィング時間が大幅に短縮される。

また、１サイクルで１ハイ１へのテス１へパターンの書
込み、読出しがそれぞれ行なえるので、ＣＩ）　Ｕｌに
対しロード命令士ノしり１１ストア命令を指令するパタ
ーンが不要になり、これによって必要なデストパターン
の量も少なくて済むようになる。そのため、テス１へパ
ターンの作成が容易となるとともに、ナスト装置の容量
も小さくできる。

しかも、」上記実施例によれば、１ぐＡＭ３のテスティ
ングのみならす、前記タイマ５やシリアル１１０７内の
レジスタなどシングルチップ・マイコン内部のレジスタ
に対し、１サイクルでｌハイ１−のテストパターンの書
込みおよび読出しを行なうことができるので、内部レジ
スタｌｆｉのテスティングも短時間で行なえる。

さらに、ＣＰＵ　Ｌ内部にアドレスレジスタを設け、プ
ログラムカウンタ４に適当なアドレス（転送データの先
頭アドレス）を設定し、またアドレスレジスタに他の適
当な７１〜レス（転送データの最終アｌ〜レス）髪設定
しておいて、」１記バース１へ命令または逆パースト命
令を実行させてア１くレスレジスタの内容とプロクラｊ
いカウンタ４の内容とを比較しながらプログラムカウン
タ４をインクリメントもしくはデクリメン１−させ、両
者が一致したところでブロクラムカウンタ４を停由させ
れば、１）ＭＡ（ダイレフ１−・メモリ・アクセス）に
よるデータ転送も行なえる。

［実施例２］ 次に本発明の他の実施例について説明する。

この実施例は、例えばシングルチップ・マイコンのパッ
ケージにモード設定用の外部端子を設ける。そして、Ｒ
ＡＭのテスティングの際に、このモード設定用外部端子
に適当な制御信号を印加させると、シングルチップ・マ
イコン内部か所定のモードに設定され１例えば内部のＣ
Ｉ’　ＵとＲＡＭとが切り離されるようにされている。

また、デストモードに設定されると、シングルチップ・
マイコン内の内部アドレスへスが、内部データバスとと
もに、人出カポ−１〜に接続された外部アドレスへスお
よび外部データバスを介してテス１へ装置に接続される
ようにされる。１ そのため、テストモードにｎＱ定されると、シングルチ
ップ・マイコンは外部からあたかもＪ（ＡＭのようにみ
えるようになり、ナスト装置から７１〜レスを入れてや
ることにより、内部のＲＡ　ＭをＣＰｔＪを介さずに直
接アクセスできるようになる。

これによって、従来はＣＩ：）　Ｕのロジック機能等の
テストを行なえるようにされたＣＰ　ｕ　Ｑ７．用のナ
スト装置（ロジックテスタ）によって内蔵Ｉ（八Ｍのテ
スティングを行なっていたものが、（１：　１１　Ｕと
ＲＡ　Ｍとが切り離されることにより、１＜ΔＭ専用の
テスト装置（メモリテスタ）によってシングルチップ・
マイコン内部のＲＡ　Ｍのテスティングが行なえるよう
になる。

しかして、ＲＡＭ用のテス１へ装置１５は内部にパター
ンジェネレータ等を有しており、かつ安価である。その
ため、ＲＡＭ用のテスＩ−’装置を使って内蔵Ｒ，Ａ　
Ｍのテスティングか行なえれば、テスティング自体が簡
単になるとともに、ナストパターンの作成も容易となり
、ロストダウンか可能となるという利点がある。

また、このモード設定用の外部端子を利用ずれは、ＣＩ
）　ｔＪを介さずに外部からシンタルチップ・マイコン
内のＩ（ＡＭをアクセスして直接データの読出し、ｔａ
）込みを行なえるという新たな機能がイ］加される。

［効果］ （１）Ｒ，ＡＭを内蔵したデータ処理装置１を内の内部
バスの途中に入出力ボートからのデータを直接ＪくＡＭ
に転送し、あるいはＴ（Ａ　Ｍから直接データを入出カ
ポ゛−トに転送できるようにするための切換回路を設け
、内蔵Ｊく八Ｍのテスティングの際にはこの切換回路を
切り換えて、直接ＲＡＭから人出カポ−１〜あるいは逆
に入出カポ−１〜からＲＡ　Ｍへデータを転送できるよ
うに構成したので、各々１サイクルで１バイ１−のデス
トパターンをＲＡ、　Ｍに書き込み、読み出すことがで
きるようになるという作用により、内蔵ＲＡＭおよび内
部レジスタのテスティング時間が大幅に短縮されるとと
もに、デストパターンの作成も容易になるという効果が
ある。

（２）ＲＡＭを内蔵したデータ処理装置内の内部バスの
途中に、入出カポ“−１〜からのデータを直接１にΔＭ
に転送し、あるいはＲＡＭから直接入出力ポートに転送
できるようにするための切換回路を設けてなるので、予
め切換回路を切り換えておくだけで、直接ＲＡ　Ｍから
入出カポ−１へあるいは逆に入出カポ−１へからＲＡＭ
へデータを転送できるようになるという作用により、Ｃ
Ｉ）　Ｕを介さずに直接メモリからデータを読み出すハ
ースＩ−命令やアドレスレジスタ等と組み合わせること
により、簡単にＤ　Ｍ　Ａ　１ｌｉｉ：送などのデータ
雑用１を実行できるような新たな機能を旬月できるとい
う効果がある。

（３）ＲＡＭを内蔵したシングルチップ・マイコンにお
いて、デストモード設定用の外部端子を設け、ナストモ
ードに設定されたときは内蔵ＲＡＭがＣＩ）　Ｕ等から
切り離されるようにしたので、外部から直接内部のＲＡ
　Ｍをアクセスすることができるようになるという作用
により、メモリ用のテスＩ−装置を使って内蔵ＲＡ　Ｍ
のテスティングが行なえるようになり、これによって、
ＲＡ　Ｍのテスティングが容易になるという効果がある
。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えばシングルチップ・
マイコンおよび内部の切換回路の構成は、前記実施例の
ものに限らず種々の変形例が考えられる。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングルチップ・マ
イコンに適用した場合について説明したが、それに限定
されるものでなく、レジスタあるいはメモリを内蔵した
データ処理用呆積回路装置一般に利用できるものである
。

【図面の簡単な説明】

第１図は、本発明をシングルチップ・マイコンに適用し
た場合の一実施例を示すブロック図である。 １・・・・ＣＩ）Ｕ（マイクロ・プロセッサ）、２・・
・・Ｉく０Ｍ（リード・オンリ・メモリ）、３・・・・
Ｉ（ΔＭ（ランダム・アクセス・メモリ、随時書込み読
出し可能なメモリ）、４・・・・プログラムカウンタ、
５・・・・タイマ、６・・・・入出カポ−Ｉ〜、７・・
・・シリアル１１０．８・・・・内部ハス、９・・・・
外部バス、］０・・・・テスト装置１ｑ、１１・・・・
切換回路、Ｍ、ＰｔＪ・・・・シングルチップ・マイコ
ン。

Claims (1)

1. 【特許請求の範囲】 ■、半導体チップ内部にメモリを有するようにされたデ
   ータ処理装置において、特定の状態で上記メモリが他の
   回路から切り離され、外部から直接アクセスできるよう
   にされてなることを特徴とするデータ処理装置。 ２゜」１記メモ−りが随時書込み読出し可能なメモリで
   あり、かつこのメモリと他の回路とが内部バスによって
   接続されているものにおいて、上記内部バスにはデータ
   の転送方向を切り換えるための切換回路が設けられ、特
   定の状態ではこの切換回路によって、上記内蔵メモリが
   内部バスを介して外部バスと接続され、外部装置との間
   で直接データの転送が行なえるようにされてなることを
   特徴とする特許請求の範囲第１項記載のデータ処理装置
   。 ３、モード設定用の外部端子が設けられ、該外部端子に
   供給される制御信号によって、上記特定状態に設定され
   て上記内蔵メモリが他回路と切り離され、外部から直接
   アクセスできるようにされてなることを特徴とする特許
   請求の範囲第１項記載のデータ処理装置。