JPS60189247A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS60189247A
JPS60189247A JP59044515A JP4451584A JPS60189247A JP S60189247 A JPS60189247 A JP S60189247A JP 59044515 A JP59044515 A JP 59044515A JP 4451584 A JP4451584 A JP 4451584A JP S60189247 A JPS60189247 A JP S60189247A
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor device
frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59044515A
Other languages
Japanese (ja)
Inventor
Riichi Masuda
増田　利一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59044515A priority Critical patent/JPS60189247A/en
Publication of JPS60189247A publication Critical patent/JPS60189247A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To enlarge rigidity of a lead frame, and to increase the number of semiconductor devices to be accommodated in the lead frame by elongating the lead frame by a method wherein the outside frame of the lead frame connecting the lead terminal groups of the semiconductor devices of the plural number of groups is bent nearly in parallel with the side thereof. CONSTITUTION:The outside frames on both the sides or on one side of a lead frame 1a is bent along the side to form an outside frame 4a. Because rigidity of the lead frame 1a to the direction of bending is enlarged, and largeness of bending is reduced, the lead frame can be formed in a long type. At execution of molding, when the lead frame 1a is clamped by putting on a bottom tool 9 using a guide pin 95 for positioning, the outside frame 4a is pressed flat, and molding can be attained.

Description

【発明の詳細な説明】 ｌａｌ　発明の技術分野 本発明は、半導体装置の製造方法に係り、特に、リード
フレームを使用した製造方法に関す。DETAILED DESCRIPTION OF THE INVENTION lal Technical Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a semiconductor device using a lead frame.

（ｂ）　技術の背景 最近の半導体装置は、半導体チップのバンシベーション
技術が向上してモールドパッケージのものが多い。(b) Background of the Technology Many recent semiconductor devices are molded packages due to improvements in semiconductor chip bancivation technology.

モールドパッケージの半導体装置を多量生産する製造に
おいては、通常、該半導体装置のリード端子群複数組を
一列に並べて連結した形に金属板を加工したリードフレ
ームを用い、該複数組を一ユニットにして半導体装置を
製造し、コストの低減を図っている。In mass production of semiconductor devices in mold packages, a lead frame is usually used, which is a metal plate processed into a shape in which multiple sets of lead terminal groups of the semiconductor device are lined up and connected, and the multiple sets are combined into one unit. The company manufactures semiconductor devices and aims to reduce costs.

従って、−ユニット内に含まれる前記半導体装置の数を
多くすることが望まれている。Therefore, it is desired to increase the number of semiconductor devices included in a unit.

（Ｃ１従来技術と問題点 第１図は従来の製造方法で使用するリードフレームの一
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（ｅ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボッデ
ィングされたワイヤの変形を示した図（８）〜（ｅ）で
、１はリードフレーム、２はリード端子、３はチップバ
ッド、４は外枠フレーム、５は半導体チップ、６はワイ
ヤ、７はモールドパッケージ、をそれぞれ示す。(C1 Prior Art and Problems Figure 1 is a perspective view of an example of a lead frame used in a conventional manufacturing method, and Figure 2 is a diagram showing a process using the lead frame in the manufacture of semiconductor devices. ~(e
), Fig. 3 is a diagram showing the bending of the lead frame during the process, and Fig. 4 is a diagram (8) to (e) showing the deformation of the boded wire when the lead frame is bent. , 1 is a lead frame, 2 is a lead terminal, 3 is a chip pad, 4 is an outer frame, 5 is a semiconductor chip, 6 is a wire, and 7 is a molded package, respectively.

第１図図示のリードフレームｌは、金属板例えば４２７
０イ　（４２％ニッケル鉄合金）板などを加工したもの
で、半導体装置に具わるリード端子２の群と、該群の中
央部にあり半導体チップを載せるチップバッド３とを一
組にして複数組（図示では四組）が−列に並べられ、両
側に設けた平らな帯状の外枠フレーム４などで連結され
て平板状をなしている。The lead frame l shown in FIG.
0i (42% nickel-iron alloy) plate, etc., and includes a group of lead terminals 2 included in a semiconductor device and a chip pad 3 in the center of the group on which a semiconductor chip is placed. The sets (four sets in the figure) are arranged in rows and connected by flat belt-shaped outer frames 4 provided on both sides to form a flat plate shape.

このリードフレーム１を使用する製造工程は第２図図示
の如くで、図（８１図示のようにチップバッド３に半導
体チップ５を端から順にボンディングし、次ぎに図ｆｂ
）図示のように半導体チップ５とリード端子２との間を
ワイヤ６を用いワイヤボンディングにより端から順に接
続し、更に図ｔｃ＋図示のように半導体チップ５とリー
ド端子２の半導体チップ５側とを封止するモールドパッ
ケージ７の成形を一括して行っている。その後は場合に
より表示用の捺印などを行った後、個々の半導体装置に
切り離し次の工程に移る。The manufacturing process using this lead frame 1 is as shown in FIG.
) As shown in the figure, the semiconductor chip 5 and the lead terminals 2 are connected sequentially from the end by wire bonding using the wire 6, and then the semiconductor chip 5 and the semiconductor chip 5 side of the lead terminals 2 are connected as shown in Figure tc+. The mold package 7 to be sealed is formed all at once. After that, if necessary, markings for display are performed, and then the semiconductor devices are separated into individual semiconductor devices and moved to the next step.

ここで、特にワイヤボンディングが済んだ後において、
例えば第３図図示のように、リードフレームｌを手で持
つなどリードフレーム１の支持点が長手方向に対して集
中状態になると、自重によりリードフレーム１が撓んで
半導体チップ５とリード端子２との相対位置が変わり、
ワイヤ６に変形を与え半導体装置の信頼性の点で望まし
くない状態になる。この変形の状況を第４図に示すが、
図（ａ）図示はワイヤボンディング後の正常な状態、図
（ｂ）　（Ｃ）図示は前記撓によりリード端子２が半導
体チップ５側にずれてから元に復した場合、図（ｄ）　
（ｅｌは同じく半導体チップ５と反対側にずれてから元
に復した場合であり、このようになると、ワイヤ６に歪
が与えられるばかりではなく、場合によってはリード端
子２が元に復した後もワイヤ６が他と接触していること
もある。この様相はリード端子２の数の多い半導体装置
の製造の場合において顕著である。Here, especially after wire bonding is completed,
For example, as shown in FIG. 3, when the support points of the lead frame 1 are concentrated in the longitudinal direction, such as by holding the lead frame 1 by hand, the lead frame 1 bends due to its own weight, causing the semiconductor chip 5 and the lead terminals 2 to The relative position of
This deforms the wire 6, resulting in an undesirable state in terms of reliability of the semiconductor device. The situation of this deformation is shown in Figure 4.
Figure (a) shows the normal state after wire bonding, Figure (b) shows the normal state after wire bonding, Figure (b) shows the case where the lead terminal 2 has returned to its original position after being shifted toward the semiconductor chip 5 side due to the bending, and Figure (d) shows the normal state after wire bonding.
(Similarly, el is a case where the wire 6 is returned to its original position after being shifted to the opposite side from the semiconductor chip 5. In this case, not only is the wire 6 strained, but also the lead terminal 2 may be returned to its original position after the lead terminal 2 is returned to its original position.) The wire 6 may also be in contact with other parts.This situation is remarkable in the case of manufacturing a semiconductor device having a large number of lead terminals 2.

前述の工程、即ち、チンプボンディング、ワイヤボンデ
ィング、モールド成形の工程内および工程間における製
造設備は、通常、前記撓が発生しないように構成されて
上記の問題がないようになっているが、該工程間におい
て抜取で行われる目視検査の際には、検査員がリードフ
レームｌを手で扱う場合があり、第３図図示の状態が発
生する。Manufacturing equipment used during and between the aforementioned processes, i.e., chimp bonding, wire bonding, and molding, is usually constructed to prevent the above-mentioned deflection from occurring, but the above-mentioned problems do not occur. During the visual inspection performed by sampling between processes, the inspector may handle the lead frame l by hand, and the situation shown in FIG. 3 occurs.

このため、第１図図示のようなリードフレームを使用し
た半導体装置の製造においては、半導体チップ５とリー
ド端子２との相対的位置ずれを制限するため、特にリー
ド端子の数の多い半導体装置の場合には、リード端子の
数の少ない半導体装置の場合よりリードフレームの長さ
が制約されて、一つのリードフレームに収容出来る半導
体装置の数が少なくなる欠点を有する。For this reason, when manufacturing a semiconductor device using a lead frame as shown in FIG. In this case, the length of the lead frame is more restricted than in the case of a semiconductor device with a small number of lead terminals, and the number of semiconductor devices that can be housed in one lead frame is reduced.

（ｄｌ　発明の目的 本発明の目的は上記従来の欠点に鑑み、半導体装置のリ
ード端子の数が多くとも、該半導体装置の（を頼性を損
なわずに、製造に使用するリードフレームの長さを長く
することが可能な半導体装置の製造方法を提供するにあ
る。(dl Object of the Invention) In view of the above-mentioned conventional drawbacks, an object of the present invention is to improve the length of the lead frame used for manufacturing without impairing the reliability of the semiconductor device, even if the number of lead terminals of the semiconductor device is large. An object of the present invention is to provide a method for manufacturing a semiconductor device that can increase the length of the semiconductor device.

ｌｅ）　発明の構成 上記目的は、半導体装置のリード端子群複数組を並べて
連結したリードフレームの、両側に具わる外枠フレーム
の少なくとも一方を、側辺に略並行に折り曲げて該半導
体装置を製造することを特徴とする半導体装置の製造方
法によって達成される。le) Structure of the Invention The above object is to manufacture a semiconductor device by bending at least one of the outer frames provided on both sides of a lead frame in which a plurality of lead terminal groups of a semiconductor device are lined up and connected, so as to be substantially parallel to the side. This is achieved by a method for manufacturing a semiconductor device characterized by the following.

前記折り曲げにより、前記リードフレームは問題の撓方
向に対する剛性が大きくなって該撓の大きさが低減する
ので、前記半導体装置の信頼性を損なわずに、該リード
フレームを長くすることが可能になり、従って該リード
フレームに収容する該半導体装置の数を増やし製造コス
トの低減化を図ることが可能になる。The bending increases the rigidity of the lead frame in the direction of the deflection in question and reduces the magnitude of the deflection, making it possible to lengthen the lead frame without impairing the reliability of the semiconductor device. Therefore, it is possible to increase the number of semiconductor devices housed in the lead frame and reduce manufacturing costs.

（ｆ）　発明の実施例 以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。(f) Embodiments of the Invention Examples of the present invention will be described below with reference to the drawings. The same reference numerals indicate the same objects throughout the figures.

第５図は本発明による製造方法で使用するリードフレー
ムの一実施例の斜視図（ａ）断面図１ｂｌ　ｔｃ＋、第
６図２は該リードフレームを使用したモールド成形工程
に使用するモールド型の該リードフレームとの整合を示
した図（ａｌ　（ｂ）で、１ａはリードフレーム、４ａ
は外枠フレーム、８は上型、９は下型、８１．９１はキ
ャビティ、９２はリードフレーム挿入部、９３は　□ゲ
ート、９４はランナ、９５はガイドピンをそれぞれ示す
。FIG. 5 is a perspective view (a) of a cross-sectional view of one embodiment of a lead frame used in the manufacturing method according to the present invention, and FIG. In the diagram (al (b)) showing alignment with the lead frame, 1a is the lead frame, 4a
8 is an outer frame, 8 is an upper mold, 9 is a lower mold, 81.91 is a cavity, 92 is a lead frame insertion part, 93 is a □ gate, 94 is a runner, and 95 is a guide pin.

第１図図示のようなリードフレームを使用した場合にリ
ードフレームの長さが制約されたのは、前述したように
、支持点が長手方向に対して集中状態になったリードフ
レームの自重による撓に起因する、半導体チップ５とリ
ード端子２との相対的位置ずれを制限するためである。When a lead frame like the one shown in Figure 1 is used, the length of the lead frame is limited because, as mentioned above, the support points are concentrated in the longitudinal direction and the lead frame flexes due to its own weight. This is to limit the relative positional deviation between the semiconductor chip 5 and the lead terminals 2 due to.

従って、該撓が小さくなるような方策を講ずれば、リー
ドフレームの長さを長くすることが可能になる。Therefore, if measures are taken to reduce the deflection, it is possible to increase the length of the lead frame.

本発明の前記方策は、第５図図示のようなリードフレー
ムを使用することにある。The solution of the invention consists in using a lead frame as shown in FIG.

第５図図示のリードフレーム１ａは、第１図図示のリー
ドフレーム１の両側若しくは片側の外枠フレーム４を、
その幅を例えば外側に広げ、図（ｂｌ　（Ｃ）図示のよ
うに、広げた部分を側辺に沿って折り曲げた外枠フレー
ム４ａとしたものである。この折り曲げ角度は約６０度
以下が望ましり、２０〜４０度程度が適当である。なお
図＋ａ）は図（ｂ）に対応している。The lead frame 1a shown in FIG. 5 has an outer frame 4 on both sides or one side of the lead frame 1 shown in FIG.
For example, the width is expanded outward, and the expanded portion is bent along the side to form an outer frame 4a, as shown in Figure (C).The bending angle is preferably about 60 degrees or less. A suitable angle is about 20 to 40 degrees.Figure +a) corresponds to figure (b).

外枠フレームを４８とすることにより、リードフレーム
１ａは、リードフレーム１と比較して、問題の視方向に
対する剛性が大きいため該撓の大きさが低減するので、
長くすることが可能になる。具体的には、リード端子２
の数が少ないリードフレームの長さが４ｊｌえば約２０
ｃｍである場合、リード端子２の数が多いリードフレー
ムにおいては、その長さが例えば約１０ｃｍに制限され
ていたのが、第５図図示のようにすることにより、前記
約２０ｃｍに合わせることも更に長くすることも可能に
なる。By setting the outer frame to 48, the lead frame 1a has greater rigidity in the viewing direction in question than the lead frame 1, so that the magnitude of the deflection is reduced.
It is possible to make it longer. Specifically, lead terminal 2
If the length of a lead frame with a small number of is 4Jl, it will be about 20
cm, in a lead frame with a large number of lead terminals 2, the length was limited to, for example, about 10 cm, but by making it as shown in Figure 5, it can be adjusted to about 20 cm. It is also possible to make it even longer.

そして、このリードフレーム１ａを使用した製造工程は
、従来のリードフレーム１を使用した場合と変える必要
がなく、前述の目視検査もそのままでよい。The manufacturing process using this lead frame 1a does not need to be changed from that when the conventional lead frame 1 is used, and the visual inspection described above may be performed as is.

然も、該工程、即ち、チップポンディング、ワイヤボン
ディング、モールド成形の工程内および工程間における
製造設備は、リードフレーム１ａの使用に適合している
必要があるが、不具合点に簡単な改造を加えることによ
って従来の製造設備を使用することが可能である。However, the manufacturing equipment used during and between the processes of chip bonding, wire bonding, and molding must be compatible with the use of the lead frame 1a, but it is necessary to make simple modifications to address the defects. In addition, it is possible to use conventional manufacturing equipment.

前記改造の中で問題になる、モールド成形工程に使用す
るモールド型においては、そのリードフレームを挿入す
る部分は、第６図図示のように、上型８にキャビティ８
１が、下型９にキャビティ９１、リードフレーム挿入部
９２、ゲート９３、ランナ９４、ガイドピン９５が設け
られているが、従来リードフレーム１の幅に合わせてい
たリードフレーム挿入部９２の幅を例えばリードフレー
ム１ａの展開幅に合わせるだけでよい。モールド成形に
際しては、図（ａ）図示のようにリードフレーム１ａを
、従来と同様に、ガイドビン９５を位置決めにして下型
に載置し型締めすれば、図（ｂ１図示のようにリードフ
レーム１ａの外枠フレーム４ａは平坦に押されて従来と
同様に成形出来る。モールド成形後の工程においては、
先の説明からリードフレーム１ａが平坦になっても問題
にならない。In the mold used in the molding process, which is a problem in the modification, the part into which the lead frame is inserted is a cavity 8 in the upper mold 8, as shown in FIG.
1, the lower mold 9 is provided with a cavity 91, a lead frame insertion part 92, a gate 93, a runner 94, and a guide pin 95. For example, it is sufficient to match the developed width of the lead frame 1a. When molding, as shown in Figure (a), the lead frame 1a is placed on the lower mold with guide bins 95 positioned in the same manner as in the past, and the mold is clamped. The outer frame 4a of 1a can be pressed flat and molded in the same manner as before.In the process after molding,
From the previous explanation, there is no problem even if the lead frame 1a becomes flat.

なお、第３図図示の場合は従来のリードフレームの幅を
広げその部分を折り曲げたが、上記説明から明らかなよ
うに、本発明は外枠フレームの少なくとも一方を、側辺
に略平行に折り曲げて半導体装置を製造することにあり
、該リードフレームの幅に関しては、場合により広げる
必要がなく、上記実施例に限定されるものではない。In the case shown in FIG. 3, the width of the conventional lead frame is widened and that part is bent, but as is clear from the above description, the present invention bends at least one of the outer frames approximately parallel to the side edges. The purpose of the present invention is to manufacture a semiconductor device using the lead frame, and the width of the lead frame does not need to be increased depending on the case, and is not limited to the above embodiment.

ｆｇ）　発明の効果 以上に説明したように、本発明による構成によれば７、
半導体装置のリード端子の数が多くとも、該半導体装置
の信頼性を損なわずに、製造に使用するリードフレーム
の長さを長くすることが可能な半導体装置の製造方法を
提供することが出来て、該リードフレームに収容する該
半導体装置の数を増やすことによる製造コストの低減化
を可能にさせる効果がある。fg) Effects of the Invention As explained above, according to the configuration according to the present invention, 7,
It is possible to provide a method for manufacturing a semiconductor device that can increase the length of a lead frame used for manufacturing without impairing the reliability of the semiconductor device even if the number of lead terminals of the semiconductor device is large. This has the effect of making it possible to reduce manufacturing costs by increasing the number of semiconductor devices accommodated in the lead frame.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の製造方法で使用するリードフレームの一
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（Ｃ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボンデ
ィングされたワイヤの変形を示した図（ａ）〜（ｅｌ、
第５図は本発明による製造方法で使用するリードフレー
ムの一実施例の斜視図、第６図は該リードフレームを使
用したモールド成形工程に使用するモールド型の該リー
ドフレームとの整合を示した図ｔａ＋　ｆｂｌである。 図面において、■、１ａはリードフレーム、２はリード
端子、３はチンプパソド、４．４ａは外枠フレーム、５
は半導体チップ、６はワイヤ、７はモールドパッケージ
、８は上型、９は下型、８１．９１はキャビティ、９２
はリードフレーム挿入部、９３はゲート、９４はランナ
、９５はガイドピンをそれぞれ示す。 茅３図 茅４　国 茅　５　図 ハーバ　乃−ｎFIG. 1 is a perspective view of an embodiment of a lead frame used in a conventional manufacturing method, and FIG. 2 is a diagram showing steps (al to (C)
), FIG. 3 is a diagram showing the bending of the lead frame during the process, and FIG. 4 is a diagram showing deformation of the bonded wire when the lead frame is bent (a) to (el,
FIG. 5 is a perspective view of an embodiment of a lead frame used in the manufacturing method according to the present invention, and FIG. 6 shows alignment of a mold used in a mold forming process using the lead frame with the lead frame. Figure ta+fbl. In the drawings, ■, 1a is a lead frame, 2 is a lead terminal, 3 is a chimp pad, 4.4a is an outer frame, 5
is a semiconductor chip, 6 is a wire, 7 is a mold package, 8 is an upper mold, 9 is a lower mold, 81.91 is a cavity, 92
93 represents a lead frame insertion portion, 93 represents a gate, 94 represents a runner, and 95 represents a guide pin. Kaya 3 Figures Kaya 4 Country Kaya 5 Figure Herb No-n

Claims (1)

【特許請求の範囲】[Claims] 半導体装置のリード端子群複数組を並べて連結したリー
ドフレームの、両側に具わる外枠フレームの少なくとも
一方を、側辺に略並行に折り曲げて該半導体装置を製造
することを特徴とする半導体装置の製造方法。A semiconductor device characterized in that the semiconductor device is manufactured by bending at least one of the outer frames provided on both sides of a lead frame in which a plurality of lead terminal groups of the semiconductor device are lined up and connected, so as to be substantially parallel to the sides. Production method.
JP59044515A 1984-03-08 1984-03-08 Manufacture of semiconductor device Pending JPS60189247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59044515A JPS60189247A (en) 1984-03-08 1984-03-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59044515A JPS60189247A (en) 1984-03-08 1984-03-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS60189247A true JPS60189247A (en) 1985-09-26

Family

ID=12693678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59044515A Pending JPS60189247A (en) 1984-03-08 1984-03-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS60189247A (en)

Similar Documents

Publication Publication Date Title
US4987473A (en) Leadframe system with multi-tier leads
US5036381A (en) Multiple electronic devices within a single carrier structure
JPS60189247A (en) Manufacture of semiconductor device
JPS63296252A (en) Resin sealed semiconductor device
JPH06104364A (en) Lead frame, method of molding semiconductor chip using the same, and mold for molding
JPH046859A (en) Resin-sealed semiconductor device
JPS6217381B2 (en)
JPS6366956A (en) Semiconductor device
JP2504194B2 (en) Method for manufacturing resin-sealed semiconductor device
JP2565115B2 (en) Integrated circuit package
JP2788780B2 (en) External lead shape correction method
JPS62229864A (en) Semiconductor device
JPH073645Y2 (en) Lead frame for semiconductor device
JPH0312956A (en) Sop type lead frame
JPS63204751A (en) Lead frame, semiconductor device incorporating said lead frame, and manufacture of said semiconductor device
JPH03190270A (en) Semiconductor device
JPH04274122A (en) Chip-shaped fuse and manufacture thereof
JPH01136357A (en) Package for integrated circuit
JPH0719867B2 (en) External lead molding method for resin-sealed semiconductor device
JP2550725Y2 (en) Molding equipment for semiconductor devices
JPH04263459A (en) Manufacture of semiconductor device
JPH0997866A (en) Lead forming method and lead forming die
JPS5850762A (en) Lead frame for semiconductor device
JPS634355B2 (en)
JPH053266A (en) Semiconductor device