JPS60189247A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60189247A JPS60189247A JP59044515A JP4451584A JPS60189247A JP S60189247 A JPS60189247 A JP S60189247A JP 59044515 A JP59044515 A JP 59044515A JP 4451584 A JP4451584 A JP 4451584A JP S60189247 A JPS60189247 A JP S60189247A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor device
- frame
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌａｌ 発明の技術分野
本発明は、半導体装置の製造方法に係り、特に、リード
フレームを使用した製造方法に関す。
フレームを使用した製造方法に関す。
（ｂ） 技術の背景
最近の半導体装置は、半導体チップのバンシベーション
技術が向上してモールドパッケージのものが多い。
技術が向上してモールドパッケージのものが多い。
モールドパッケージの半導体装置を多量生産する製造に
おいては、通常、該半導体装置のリード端子群複数組を
一列に並べて連結した形に金属板を加工したリードフレ
ームを用い、該複数組を一ユニットにして半導体装置を
製造し、コストの低減を図っている。
おいては、通常、該半導体装置のリード端子群複数組を
一列に並べて連結した形に金属板を加工したリードフレ
ームを用い、該複数組を一ユニットにして半導体装置を
製造し、コストの低減を図っている。
従って、−ユニット内に含まれる前記半導体装置の数を
多くすることが望まれている。
多くすることが望まれている。
（Ｃ１従来技術と問題点
第１図は従来の製造方法で使用するリードフレームの一
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（ｅ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボッデ
ィングされたワイヤの変形を示した図（８）〜（ｅ）で
、１はリードフレーム、２はリード端子、３はチップバ
ッド、４は外枠フレーム、５は半導体チップ、６はワイ
ヤ、７はモールドパッケージ、をそれぞれ示す。
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（ｅ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボッデ
ィングされたワイヤの変形を示した図（８）〜（ｅ）で
、１はリードフレーム、２はリード端子、３はチップバ
ッド、４は外枠フレーム、５は半導体チップ、６はワイ
ヤ、７はモールドパッケージ、をそれぞれ示す。
第１図図示のリードフレームｌは、金属板例えば４２７
０イ （４２％ニッケル鉄合金）板などを加工したもの
で、半導体装置に具わるリード端子２の群と、該群の中
央部にあり半導体チップを載せるチップバッド３とを一
組にして複数組（図示では四組）が−列に並べられ、両
側に設けた平らな帯状の外枠フレーム４などで連結され
て平板状をなしている。
０イ （４２％ニッケル鉄合金）板などを加工したもの
で、半導体装置に具わるリード端子２の群と、該群の中
央部にあり半導体チップを載せるチップバッド３とを一
組にして複数組（図示では四組）が−列に並べられ、両
側に設けた平らな帯状の外枠フレーム４などで連結され
て平板状をなしている。
このリードフレーム１を使用する製造工程は第２図図示
の如くで、図（８１図示のようにチップバッド３に半導
体チップ５を端から順にボンディングし、次ぎに図ｆｂ
）図示のように半導体チップ５とリード端子２との間を
ワイヤ６を用いワイヤボンディングにより端から順に接
続し、更に図ｔｃ＋図示のように半導体チップ５とリー
ド端子２の半導体チップ５側とを封止するモールドパッ
ケージ７の成形を一括して行っている。その後は場合に
より表示用の捺印などを行った後、個々の半導体装置に
切り離し次の工程に移る。
の如くで、図（８１図示のようにチップバッド３に半導
体チップ５を端から順にボンディングし、次ぎに図ｆｂ
）図示のように半導体チップ５とリード端子２との間を
ワイヤ６を用いワイヤボンディングにより端から順に接
続し、更に図ｔｃ＋図示のように半導体チップ５とリー
ド端子２の半導体チップ５側とを封止するモールドパッ
ケージ７の成形を一括して行っている。その後は場合に
より表示用の捺印などを行った後、個々の半導体装置に
切り離し次の工程に移る。
ここで、特にワイヤボンディングが済んだ後において、
例えば第３図図示のように、リードフレームｌを手で持
つなどリードフレーム１の支持点が長手方向に対して集
中状態になると、自重によりリードフレーム１が撓んで
半導体チップ５とリード端子２との相対位置が変わり、
ワイヤ６に変形を与え半導体装置の信頼性の点で望まし
くない状態になる。この変形の状況を第４図に示すが、
図（ａ）図示はワイヤボンディング後の正常な状態、図
（ｂ） （Ｃ）図示は前記撓によりリード端子２が半導
体チップ５側にずれてから元に復した場合、図（ｄ）
（ｅｌは同じく半導体チップ５と反対側にずれてから元
に復した場合であり、このようになると、ワイヤ６に歪
が与えられるばかりではなく、場合によってはリード端
子２が元に復した後もワイヤ６が他と接触していること
もある。この様相はリード端子２の数の多い半導体装置
の製造の場合において顕著である。
例えば第３図図示のように、リードフレームｌを手で持
つなどリードフレーム１の支持点が長手方向に対して集
中状態になると、自重によりリードフレーム１が撓んで
半導体チップ５とリード端子２との相対位置が変わり、
ワイヤ６に変形を与え半導体装置の信頼性の点で望まし
くない状態になる。この変形の状況を第４図に示すが、
図（ａ）図示はワイヤボンディング後の正常な状態、図
（ｂ） （Ｃ）図示は前記撓によりリード端子２が半導
体チップ５側にずれてから元に復した場合、図（ｄ）
（ｅｌは同じく半導体チップ５と反対側にずれてから元
に復した場合であり、このようになると、ワイヤ６に歪
が与えられるばかりではなく、場合によってはリード端
子２が元に復した後もワイヤ６が他と接触していること
もある。この様相はリード端子２の数の多い半導体装置
の製造の場合において顕著である。
前述の工程、即ち、チンプボンディング、ワイヤボンデ
ィング、モールド成形の工程内および工程間における製
造設備は、通常、前記撓が発生しないように構成されて
上記の問題がないようになっているが、該工程間におい
て抜取で行われる目視検査の際には、検査員がリードフ
レームｌを手で扱う場合があり、第３図図示の状態が発
生する。
ィング、モールド成形の工程内および工程間における製
造設備は、通常、前記撓が発生しないように構成されて
上記の問題がないようになっているが、該工程間におい
て抜取で行われる目視検査の際には、検査員がリードフ
レームｌを手で扱う場合があり、第３図図示の状態が発
生する。
このため、第１図図示のようなリードフレームを使用し
た半導体装置の製造においては、半導体チップ５とリー
ド端子２との相対的位置ずれを制限するため、特にリー
ド端子の数の多い半導体装置の場合には、リード端子の
数の少ない半導体装置の場合よりリードフレームの長さ
が制約されて、一つのリードフレームに収容出来る半導
体装置の数が少なくなる欠点を有する。
た半導体装置の製造においては、半導体チップ５とリー
ド端子２との相対的位置ずれを制限するため、特にリー
ド端子の数の多い半導体装置の場合には、リード端子の
数の少ない半導体装置の場合よりリードフレームの長さ
が制約されて、一つのリードフレームに収容出来る半導
体装置の数が少なくなる欠点を有する。
（ｄｌ 発明の目的
本発明の目的は上記従来の欠点に鑑み、半導体装置のリ
ード端子の数が多くとも、該半導体装置の（を頼性を損
なわずに、製造に使用するリードフレームの長さを長く
することが可能な半導体装置の製造方法を提供するにあ
る。
ード端子の数が多くとも、該半導体装置の（を頼性を損
なわずに、製造に使用するリードフレームの長さを長く
することが可能な半導体装置の製造方法を提供するにあ
る。
ｌｅ） 発明の構成
上記目的は、半導体装置のリード端子群複数組を並べて
連結したリードフレームの、両側に具わる外枠フレーム
の少なくとも一方を、側辺に略並行に折り曲げて該半導
体装置を製造することを特徴とする半導体装置の製造方
法によって達成される。
連結したリードフレームの、両側に具わる外枠フレーム
の少なくとも一方を、側辺に略並行に折り曲げて該半導
体装置を製造することを特徴とする半導体装置の製造方
法によって達成される。
前記折り曲げにより、前記リードフレームは問題の撓方
向に対する剛性が大きくなって該撓の大きさが低減する
ので、前記半導体装置の信頼性を損なわずに、該リード
フレームを長くすることが可能になり、従って該リード
フレームに収容する該半導体装置の数を増やし製造コス
トの低減化を図ることが可能になる。
向に対する剛性が大きくなって該撓の大きさが低減する
ので、前記半導体装置の信頼性を損なわずに、該リード
フレームを長くすることが可能になり、従って該リード
フレームに収容する該半導体装置の数を増やし製造コス
トの低減化を図ることが可能になる。
（ｆ） 発明の実施例
以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。
一符号は同一対象物を示す。
第５図は本発明による製造方法で使用するリードフレー
ムの一実施例の斜視図（ａ）断面図１ｂｌ ｔｃ＋、第
６図２は該リードフレームを使用したモールド成形工程
に使用するモールド型の該リードフレームとの整合を示
した図（ａｌ （ｂ）で、１ａはリードフレーム、４ａ
は外枠フレーム、８は上型、９は下型、８１．９１はキ
ャビティ、９２はリードフレーム挿入部、９３は □ゲ
ート、９４はランナ、９５はガイドピンをそれぞれ示す
。
ムの一実施例の斜視図（ａ）断面図１ｂｌ ｔｃ＋、第
６図２は該リードフレームを使用したモールド成形工程
に使用するモールド型の該リードフレームとの整合を示
した図（ａｌ （ｂ）で、１ａはリードフレーム、４ａ
は外枠フレーム、８は上型、９は下型、８１．９１はキ
ャビティ、９２はリードフレーム挿入部、９３は □ゲ
ート、９４はランナ、９５はガイドピンをそれぞれ示す
。
第１図図示のようなリードフレームを使用した場合にリ
ードフレームの長さが制約されたのは、前述したように
、支持点が長手方向に対して集中状態になったリードフ
レームの自重による撓に起因する、半導体チップ５とリ
ード端子２との相対的位置ずれを制限するためである。
ードフレームの長さが制約されたのは、前述したように
、支持点が長手方向に対して集中状態になったリードフ
レームの自重による撓に起因する、半導体チップ５とリ
ード端子２との相対的位置ずれを制限するためである。
従って、該撓が小さくなるような方策を講ずれば、リー
ドフレームの長さを長くすることが可能になる。
ドフレームの長さを長くすることが可能になる。
本発明の前記方策は、第５図図示のようなリードフレー
ムを使用することにある。
ムを使用することにある。
第５図図示のリードフレーム１ａは、第１図図示のリー
ドフレーム１の両側若しくは片側の外枠フレーム４を、
その幅を例えば外側に広げ、図（ｂｌ （Ｃ）図示のよ
うに、広げた部分を側辺に沿って折り曲げた外枠フレー
ム４ａとしたものである。この折り曲げ角度は約６０度
以下が望ましり、２０〜４０度程度が適当である。なお
図＋ａ）は図（ｂ）に対応している。
ドフレーム１の両側若しくは片側の外枠フレーム４を、
その幅を例えば外側に広げ、図（ｂｌ （Ｃ）図示のよ
うに、広げた部分を側辺に沿って折り曲げた外枠フレー
ム４ａとしたものである。この折り曲げ角度は約６０度
以下が望ましり、２０〜４０度程度が適当である。なお
図＋ａ）は図（ｂ）に対応している。
外枠フレームを４８とすることにより、リードフレーム
１ａは、リードフレーム１と比較して、問題の視方向に
対する剛性が大きいため該撓の大きさが低減するので、
長くすることが可能になる。具体的には、リード端子２
の数が少ないリードフレームの長さが４ｊｌえば約２０
ｃｍである場合、リード端子２の数が多いリードフレー
ムにおいては、その長さが例えば約１０ｃｍに制限され
ていたのが、第５図図示のようにすることにより、前記
約２０ｃｍに合わせることも更に長くすることも可能に
なる。
１ａは、リードフレーム１と比較して、問題の視方向に
対する剛性が大きいため該撓の大きさが低減するので、
長くすることが可能になる。具体的には、リード端子２
の数が少ないリードフレームの長さが４ｊｌえば約２０
ｃｍである場合、リード端子２の数が多いリードフレー
ムにおいては、その長さが例えば約１０ｃｍに制限され
ていたのが、第５図図示のようにすることにより、前記
約２０ｃｍに合わせることも更に長くすることも可能に
なる。
そして、このリードフレーム１ａを使用した製造工程は
、従来のリードフレーム１を使用した場合と変える必要
がなく、前述の目視検査もそのままでよい。
、従来のリードフレーム１を使用した場合と変える必要
がなく、前述の目視検査もそのままでよい。
然も、該工程、即ち、チップポンディング、ワイヤボン
ディング、モールド成形の工程内および工程間における
製造設備は、リードフレーム１ａの使用に適合している
必要があるが、不具合点に簡単な改造を加えることによ
って従来の製造設備を使用することが可能である。
ディング、モールド成形の工程内および工程間における
製造設備は、リードフレーム１ａの使用に適合している
必要があるが、不具合点に簡単な改造を加えることによ
って従来の製造設備を使用することが可能である。
前記改造の中で問題になる、モールド成形工程に使用す
るモールド型においては、そのリードフレームを挿入す
る部分は、第６図図示のように、上型８にキャビティ８
１が、下型９にキャビティ９１、リードフレーム挿入部
９２、ゲート９３、ランナ９４、ガイドピン９５が設け
られているが、従来リードフレーム１の幅に合わせてい
たリードフレーム挿入部９２の幅を例えばリードフレー
ム１ａの展開幅に合わせるだけでよい。モールド成形に
際しては、図（ａ）図示のようにリードフレーム１ａを
、従来と同様に、ガイドビン９５を位置決めにして下型
に載置し型締めすれば、図（ｂ１図示のようにリードフ
レーム１ａの外枠フレーム４ａは平坦に押されて従来と
同様に成形出来る。モールド成形後の工程においては、
先の説明からリードフレーム１ａが平坦になっても問題
にならない。
るモールド型においては、そのリードフレームを挿入す
る部分は、第６図図示のように、上型８にキャビティ８
１が、下型９にキャビティ９１、リードフレーム挿入部
９２、ゲート９３、ランナ９４、ガイドピン９５が設け
られているが、従来リードフレーム１の幅に合わせてい
たリードフレーム挿入部９２の幅を例えばリードフレー
ム１ａの展開幅に合わせるだけでよい。モールド成形に
際しては、図（ａ）図示のようにリードフレーム１ａを
、従来と同様に、ガイドビン９５を位置決めにして下型
に載置し型締めすれば、図（ｂ１図示のようにリードフ
レーム１ａの外枠フレーム４ａは平坦に押されて従来と
同様に成形出来る。モールド成形後の工程においては、
先の説明からリードフレーム１ａが平坦になっても問題
にならない。
なお、第３図図示の場合は従来のリードフレームの幅を
広げその部分を折り曲げたが、上記説明から明らかなよ
うに、本発明は外枠フレームの少なくとも一方を、側辺
に略平行に折り曲げて半導体装置を製造することにあり
、該リードフレームの幅に関しては、場合により広げる
必要がなく、上記実施例に限定されるものではない。
広げその部分を折り曲げたが、上記説明から明らかなよ
うに、本発明は外枠フレームの少なくとも一方を、側辺
に略平行に折り曲げて半導体装置を製造することにあり
、該リードフレームの幅に関しては、場合により広げる
必要がなく、上記実施例に限定されるものではない。
ｆｇ） 発明の効果
以上に説明したように、本発明による構成によれば７、
半導体装置のリード端子の数が多くとも、該半導体装置
の信頼性を損なわずに、製造に使用するリードフレーム
の長さを長くすることが可能な半導体装置の製造方法を
提供することが出来て、該リードフレームに収容する該
半導体装置の数を増やすことによる製造コストの低減化
を可能にさせる効果がある。
半導体装置のリード端子の数が多くとも、該半導体装置
の信頼性を損なわずに、製造に使用するリードフレーム
の長さを長くすることが可能な半導体装置の製造方法を
提供することが出来て、該リードフレームに収容する該
半導体装置の数を増やすことによる製造コストの低減化
を可能にさせる効果がある。
第１図は従来の製造方法で使用するリードフレームの一
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（Ｃ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボンデ
ィングされたワイヤの変形を示した図（ａ）〜（ｅｌ、
第５図は本発明による製造方法で使用するリードフレー
ムの一実施例の斜視図、第６図は該リードフレームを使
用したモールド成形工程に使用するモールド型の該リー
ドフレームとの整合を示した図ｔａ＋ ｆｂｌである。 図面において、■、１ａはリードフレーム、２はリード
端子、３はチンプパソド、４．４ａは外枠フレーム、５
は半導体チップ、６はワイヤ、７はモールドパッケージ
、８は上型、９は下型、８１．９１はキャビティ、９２
はリードフレーム挿入部、９３はゲート、９４はランナ
、９５はガイドピンをそれぞれ示す。 茅３図 茅４ 国 茅 ５ 図 ハーバ 乃−ｎ
実施例の斜視図、第２図は半導体装置の製造における該
リードフレームを使用した工程を示した図（ａｌ〜（Ｃ
）、第３図は該工程中における該リードフレームの撓を
示した図、第４図はリードフレームが撓んだ際のボンデ
ィングされたワイヤの変形を示した図（ａ）〜（ｅｌ、
第５図は本発明による製造方法で使用するリードフレー
ムの一実施例の斜視図、第６図は該リードフレームを使
用したモールド成形工程に使用するモールド型の該リー
ドフレームとの整合を示した図ｔａ＋ ｆｂｌである。 図面において、■、１ａはリードフレーム、２はリード
端子、３はチンプパソド、４．４ａは外枠フレーム、５
は半導体チップ、６はワイヤ、７はモールドパッケージ
、８は上型、９は下型、８１．９１はキャビティ、９２
はリードフレーム挿入部、９３はゲート、９４はランナ
、９５はガイドピンをそれぞれ示す。 茅３図 茅４ 国 茅 ５ 図 ハーバ 乃−ｎ
Claims (1)
- 半導体装置のリード端子群複数組を並べて連結したリー
ドフレームの、両側に具わる外枠フレームの少なくとも
一方を、側辺に略並行に折り曲げて該半導体装置を製造
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044515A JPS60189247A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044515A JPS60189247A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189247A true JPS60189247A (ja) | 1985-09-26 |
Family
ID=12693678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59044515A Pending JPS60189247A (ja) | 1984-03-08 | 1984-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189247A (ja) |
-
1984
- 1984-03-08 JP JP59044515A patent/JPS60189247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US4987473A (en) | Leadframe system with multi-tier leads | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| JPS60189247A (ja) | 半導体装置の製造方法 | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH046859A (ja) | 樹脂封止型半導体装置 | |
| JPS6217381B2 (ja) | ||
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2565115B2 (ja) | 集積回路パッケージ | |
| JP2788780B2 (ja) | 外部リードの形状修正方法 | |
| JPS62229864A (ja) | 半導体装置 | |
| JPH073645Y2 (ja) | 半導体装置用リードフレーム | |
| JPH0312956A (ja) | Ｓｏｐ型リードフレーム | |
| JPS63204751A (ja) | リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法 | |
| JPH03190270A (ja) | 半導体装置 | |
| JPH04274122A (ja) | チップ状ヒューズおよびその製造方法 | |
| JPH0719867B2 (ja) | 樹脂封止型半導体装置の外部リード成形方法 | |
| JP2550725Y2 (ja) | 半導体装置の成形加工装置 | |
| JPH04263459A (ja) | 半導体装置の製造方法 | |
| JPH0997866A (ja) | リード成形方法及びリード成形用金型 | |
| JPS5850762A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS634355B2 (ja) | ||
| JPH05136326A (ja) | 半導体パツケージ | |
| JPH053266A (ja) | 半導体装置 |