JPS6018938A - 半導体装置用ケ−ス - Google Patents
半導体装置用ケ−スInfo
- Publication number
- JPS6018938A JPS6018938A JP58127251A JP12725183A JPS6018938A JP S6018938 A JPS6018938 A JP S6018938A JP 58127251 A JP58127251 A JP 58127251A JP 12725183 A JP12725183 A JP 12725183A JP S6018938 A JPS6018938 A JP S6018938A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal electrode
- case
- sealing
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置用ケースに関し、特に接着剤が施さ
れたセラミックキャップにょシ封止金行うセラミックケ
ースの構造に関する。
れたセラミックキャップにょシ封止金行うセラミックケ
ースの構造に関する。
第１図は従来一般に使用されているセラミックケースを
用いた半導体装置の断面図である。
用いた半導体装置の断面図である。
第１図において、１はアルミナ等のセラミック絶縁材料
よりなるセラミックケース基板であシ、セラミックケー
ス基板１上には半導体素子の接続用金属電極層２および
配線用の金属層２′が形成され、金属電極層２上には金
等のンルダー３を使用し半導体素子４が接着される。一
方配線用の金属電極層は合金よりなる外部リード５に接
続されている。半導体素子４と配線用金属電極層の接続
は金等のボンディング細線６により行なわれる。
よりなるセラミックケース基板であシ、セラミックケー
ス基板１上には半導体素子の接続用金属電極層２および
配線用の金属層２′が形成され、金属電極層２上には金
等のンルダー３を使用し半導体素子４が接着される。一
方配線用の金属電極層は合金よりなる外部リード５に接
続されている。半導体素子４と配線用金属電極層の接続
は金等のボンディング細線６により行なわれる。
接続完了後、外部よシの影響を肋ぐため鉛ガラス８等の
低融点ガラスによシセラミックキャップとセラミックケ
ース基板ｌは接着されセラミックケースに封止された半
導体装置は完成する。
低融点ガラスによシセラミックキャップとセラミックケ
ース基板ｌは接着されセラミックケースに封止された半
導体装置は完成する。
し）・るに、上記した金属電極層形成領域と封止用キャ
ップ接着領域が同一面に形成されている従来の半導体装
置用セラミックケースでは封止時、約５００Ｃ程度の高
温雰囲気中で、キャップ頭部を加圧しながら行なわれる
ため封着用の低融点ガラス８が溶は出し金属層２′に接
続した金のポンディング細線上へ流れ込む現象が起る。
ップ接着領域が同一面に形成されている従来の半導体装
置用セラミックケースでは封止時、約５００Ｃ程度の高
温雰囲気中で、キャップ頭部を加圧しながら行なわれる
ため封着用の低融点ガラス８が溶は出し金属層２′に接
続した金のポンディング細線上へ流れ込む現象が起る。
しかるときは金線に水平方向の力が加わり、接続個所よ
シ金線をはがしたシ、根元よシ切ったシする現象が起シ
、半導体装置を不良にしてしまうという欠点があった。
シ金線をはがしたシ、根元よシ切ったシする現象が起シ
、半導体装置を不良にしてしまうという欠点があった。
本発明の目的は、上記欠点を除去し、封止材料によるボ
ンディング細線の断線やはがれを起すことなく、かつ封
止効果の大きい半導体装置用ケースを提供することにあ
る。
ンディング細線の断線やはがれを起すことなく、かつ封
止効果の大きい半導体装置用ケースを提供することにあ
る。
本発明の半導体装置用ケースは、セラミックケース基板
上に外部リードと接続される金属電極層形成領域と封止
用キャップを接着する領域を有する半導体装置用ケース
において、前記セラミックケース基板上の金属電極層形
成領域と封止用キャップの接着領域とが異なる平面に形
成されることによシ構成される。
上に外部リードと接続される金属電極層形成領域と封止
用キャップを接着する領域を有する半導体装置用ケース
において、前記セラミックケース基板上の金属電極層形
成領域と封止用キャップの接着領域とが異なる平面に形
成されることによシ構成される。
以下本発明の実施例について図面を参照して詳細に説明
する。
する。
第２図は本発明の一実施例のセラミックケース基板の断
面図である。
面図である。
図に示すようにセラミックケース基板１１は全体として
凸形構造をなし、その頂部Ａ部には金属電極層１２及び
１２′が形成され配線用金属電極層１２’は合金よシな
る外部リード１５に接続され、また対土用キャップを接
続する領域である低い個所Ｂ部を有している。すなわち
金属電極形成領域であるＡ部と封止用キャップの接着領
域であるＢ部とは異なる平面に形成されている。
凸形構造をなし、その頂部Ａ部には金属電極層１２及び
１２′が形成され配線用金属電極層１２’は合金よシな
る外部リード１５に接続され、また対土用キャップを接
続する領域である低い個所Ｂ部を有している。すなわち
金属電極形成領域であるＡ部と封止用キャップの接着領
域であるＢ部とは異なる平面に形成されている。
第３図は本発明の一実施例を使用して組立てた半導体装
置の断面図である。
置の断面図である。
図において１１，１２．１２’、１５よりなる部分は第
２図に示した本発明の主要部でヤ９、これにンルダー１
３によシ半導体素子１４が接着され、半導体素子のポン
ディングパッドと配線用金属電極層１２’はボンディン
グ線１６により接続されている。この組立体には制止用
キャップ１７がかむせられ封着用の低融点ガラス１８で
封止される。封止する際高温雰囲気でキャップを加圧し
ながら封止するが、セラミックケースの封止部が凸状の
低い個所（Ｂ部）に設けられ、こ＼で封止されるので低
融点ガラス１８はＡ部のボンディング結線を飾した金員
電極層に到達しない。そのためボンディング細線を切っ
たυ、又ははがしたシすることはなくなる。
２図に示した本発明の主要部でヤ９、これにンルダー１
３によシ半導体素子１４が接着され、半導体素子のポン
ディングパッドと配線用金属電極層１２’はボンディン
グ線１６により接続されている。この組立体には制止用
キャップ１７がかむせられ封着用の低融点ガラス１８で
封止される。封止する際高温雰囲気でキャップを加圧し
ながら封止するが、セラミックケースの封止部が凸状の
低い個所（Ｂ部）に設けられ、こ＼で封止されるので低
融点ガラス１８はＡ部のボンディング結線を飾した金員
電極層に到達しない。そのためボンディング細線を切っ
たυ、又ははがしたシすることはなくなる。
また第３図に示したようにセラミックケース基板１１と
セラミックキャップ１７のすきまを狭くすれば、ガラス
がこのすきまに吸い込まれ、封止面積を大きくすること
ができるので封止渇果をよシ向上させることができる。
セラミックキャップ１７のすきまを狭くすれば、ガラス
がこのすきまに吸い込まれ、封止面積を大きくすること
ができるので封止渇果をよシ向上させることができる。
以上説明したとおり、本発明によれば、半導体装置のボ
ンディング線が切れたシ、はがれたシすることなく、又
封止効果も向上し、半導体装置の品質、歩留まシを大幅
に改善することができる。
ンディング線が切れたシ、はがれたシすることなく、又
封止効果も向上し、半導体装置の品質、歩留まシを大幅
に改善することができる。
第１図は従来の半導体装置用ケースを用いた半導体装置
の断面図、第２図は本発明の一実施例のセラミックケー
ス基板の断面図、第３図は本発明の一実施例を使用して
組立てた半導体装置の断面図である。 １．１１・・・・−・セラミックケース基板、２．２’
。 １２．１２’・・・・・・金属電極層、３，１３・・・
・・・ンルダー、４．１４・・・・・−半導体素子、５
．ｉ５・・・−・・外部リード、６，１６・・・・・−
ボンディング細線、７゜１７・・・・・・封止用キャッ
プ、８．１８・・・・・・低融点ガラス（鉛ガラス）、
Ａ・−・・・−金属電極層形成面、Ｂ・・・・・・接着
封止面。 ′″４−１ 口 茅２図 茅３回 １６５−
の断面図、第２図は本発明の一実施例のセラミックケー
ス基板の断面図、第３図は本発明の一実施例を使用して
組立てた半導体装置の断面図である。 １．１１・・・・−・セラミックケース基板、２．２’
。 １２．１２’・・・・・・金属電極層、３，１３・・・
・・・ンルダー、４．１４・・・・・−半導体素子、５
．ｉ５・・・−・・外部リード、６，１６・・・・・−
ボンディング細線、７゜１７・・・・・・封止用キャッ
プ、８．１８・・・・・・低融点ガラス（鉛ガラス）、
Ａ・−・・・−金属電極層形成面、Ｂ・・・・・・接着
封止面。 ′″４−１ 口 茅２図 茅３回 １６５−
Claims (1)
- セラミックケース基板上に外部リードと接続される金属
電極層形成領域と封止用キャップを接着する領域を有す
る半導体装置用ケースにおいて、前記セラミックケース
基板上の金属電極層形成領域と封止用キャップの接着領
域とが異なる平面に形成さり、ていることを特徴とする
半導体装置用ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127251A JPS6018938A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置用ケ−ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127251A JPS6018938A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置用ケ−ス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6018938A true JPS6018938A (ja) | 1985-01-31 |
Family
ID=14955425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127251A Pending JPS6018938A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置用ケ−ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107214A (en) * | 1989-03-09 | 1992-04-21 | Nippon Steel Corporation | Hot flaw detector with annular injection port for injecting cooling liquid |
-
1983
- 1983-07-13 JP JP58127251A patent/JPS6018938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107214A (en) * | 1989-03-09 | 1992-04-21 | Nippon Steel Corporation | Hot flaw detector with annular injection port for injecting cooling liquid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI379367B (en) | Chip packaging method and structure thereof | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JPS6018938A (ja) | 半導体装置用ケ−ス | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2694871B2 (ja) | 半導体装置 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| US6037652A (en) | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH04142042A (ja) | 半導体装置の製造方法 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JPH01209733A (ja) | 半導体装置 | |
| JP2002026170A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0778910A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6356946A (ja) | 半導体素子 | |
| JPH01225141A (ja) | 樹脂封止型半導体装置 | |
| JP2834074B2 (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置 | |
| JPS6214698Y2 (ja) | ||
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JPS62147736A (ja) | 半導体素子の搭載方法 | |
| JPS6245133A (ja) | ペレツト付方法 |