JPS60192447A - 異常デ−タ受信防止回路 - Google Patents
異常デ−タ受信防止回路Info
- Publication number
- JPS60192447A JPS60192447A JP59048818A JP4881884A JPS60192447A JP S60192447 A JPS60192447 A JP S60192447A JP 59048818 A JP59048818 A JP 59048818A JP 4881884 A JP4881884 A JP 4881884A JP S60192447 A JPS60192447 A JP S60192447A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- length
- circuit
- maximum data
- slave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明は異常データ受信防止回路に係り、特に主装置か
ら制御情報を受信して動作する従装置の異常データ受信
防止回路に関するものである。
ら制御情報を受信して動作する従装置の異常データ受信
防止回路に関するものである。
（ｂ）、従来技術と問題点
電子交換機等に於いて主装置から制御情報を受信して動
作する従装置は、常に其の受信部をイネーブル状態に保
持して主装置からの制御情報を受信出来る状態にしてお
かなければならない。
作する従装置は、常に其の受信部をイネーブル状態に保
持して主装置からの制御情報を受信出来る状態にしてお
かなければならない。
第１図は従装置内に設けられる主装置からの１ｉｆｔ御
情報を受信する回路の一実施例を示す概略図である。
情報を受信する回路の一実施例を示す概略図である。
図中、Ｉ）ＭＡＣはダイレクトメモリアクセスコントロ
ーラ、ＡＤＬＣはアドバンストデータリンクコントロー
ラ、ＭＥＭはメモリ、Ｃ０ＮＴは制御回路、ＰＩＡはべ
りフェラルインターフェイスアダプタである。尚以下全
図を通じ同一記号は同一対象物を表す。
ーラ、ＡＤＬＣはアドバンストデータリンクコントロー
ラ、ＭＥＭはメモリ、Ｃ０ＮＴは制御回路、ＰＩＡはべ
りフェラルインターフェイスアダプタである。尚以下全
図を通じ同一記号は同一対象物を表す。
主装置から従装置に対し送信する制御情報は普通ＤＭＡ
方式によりデータ転送される。即ち主装置からの制御情
報はアドバンストデータリンクコントローラＡＤＩ、Ｃ
に入る。アドバンストデータリンクコントローラＡＤＬ
Ｃはシリアルデータの送受信回路でシリアル形式で送ら
れて来る制御情報を受信し、ダイレクトメモリアクセス
コントローラＤＭＡＣの制御によりメモリＭＥＭに収容
される。
方式によりデータ転送される。即ち主装置からの制御情
報はアドバンストデータリンクコントローラＡＤＩ、Ｃ
に入る。アドバンストデータリンクコントローラＡＤＬ
Ｃはシリアルデータの送受信回路でシリアル形式で送ら
れて来る制御情報を受信し、ダイレクトメモリアクセス
コントローラＤＭＡＣの制御によりメモリＭＥＭに収容
される。
制御回路Ｃ０ＮＴは此の様にして主装置から受信した制
御情報をメモリＭＥＭから読み出し従装置としての機能
を実行する。
御情報をメモリＭＥＭから読み出し従装置としての機能
を実行する。
此の様な従装置に於いて例えば伝送路等の故障及び主装
置からの情報に誤りが生ずる等の原因により従装置が異
常データを受信する時は従装置内のメモリＭＥＭを書き
換える結果となり、従装置の通常処理に大きい影響を与
え、甚だしい時は暴走すると云う欠点があった。
置からの情報に誤りが生ずる等の原因により従装置が異
常データを受信する時は従装置内のメモリＭＥＭを書き
換える結果となり、従装置の通常処理に大きい影響を与
え、甚だしい時は暴走すると云う欠点があった。
（Ｃ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
異常データを受信した場合一時入力をガードし、従装置
の定常内部処理を優先することにより従装置の動作安定
度を向上し得る異常データ受信防止回路を提供すること
である。
異常データを受信した場合一時入力をガードし、従装置
の定常内部処理を優先することにより従装置の動作安定
度を向上し得る異常データ受信防止回路を提供すること
である。
（ｄ）８発明の構成
上記の目的は本発明によれば、主装置からの制御情報を
受信し各種処理を行う従装置にインヒビソト回路及びタ
イマ回路を設け、且つ前記制御情報の最大データ長を予
め設定して置き、前記最大データ長を超えるデータを前
記主装置から受信した場合、前記タイマ回路を駆動し成
る一定時間前記インヒビット回路を動作させて前記従装
置の受信動作を停止ｌ二させることを特徴とする異常デ
ータ受信防止回路を提供することにより達成される。
受信し各種処理を行う従装置にインヒビソト回路及びタ
イマ回路を設け、且つ前記制御情報の最大データ長を予
め設定して置き、前記最大データ長を超えるデータを前
記主装置から受信した場合、前記タイマ回路を駆動し成
る一定時間前記インヒビット回路を動作させて前記従装
置の受信動作を停止ｌ二させることを特徴とする異常デ
ータ受信防止回路を提供することにより達成される。
即ち本発明に於いては主装置から受信する制御情報の最
大データ長を予め設定して置き若し受信した制御情報が
此の最大データ長を紹える場合は此の制御情報を誤りと
判定して以後一定時間受信を停止りして従装置を保護し
、従装置の動作安定度の向」−を計るものである。
大データ長を予め設定して置き若し受信した制御情報が
此の最大データ長を紹える場合は此の制御情報を誤りと
判定して以後一定時間受信を停止りして従装置を保護し
、従装置の動作安定度の向」−を計るものである。
（ｅ）０発明の実施例
第２図は従装置内に設けられる本発明に依る異常データ
受信防止回路の一実施例を示す概略図である。
受信防止回路の一実施例を示す概略図である。
図中、ＦＦはフリップ・フロップ回路、ＴＩＭはタイマ
回路、Ｇ１、Ｇ２は夫々インヒビソトゲートである。
回路、Ｇ１、Ｇ２は夫々インヒビソトゲートである。
主装置から従装置に対し送信する制御情報は普通ＤＭＡ
方式によりデータ転送される。即ち主装置からの制御情
報はインヒビソトゲートＧ１経由アドバンストデータリ
ンクコントローラＡＤＬＣに入る。
方式によりデータ転送される。即ち主装置からの制御情
報はインヒビソトゲートＧ１経由アドバンストデータリ
ンクコントローラＡＤＬＣに入る。
アドバンストデータリンクコントローラＡＤＬＣにより
シリアル形式で送られて来る制御情報を受信し、ダイレ
クトメモリアクセスコントローラＤＭＡＣの制御により
メモリＭＥＭに収容される。
シリアル形式で送られて来る制御情報を受信し、ダイレ
クトメモリアクセスコントローラＤＭＡＣの制御により
メモリＭＥＭに収容される。
制御回路Ｃ０ＮＴは３の様にして主装置から受信した制
御情報をメモリＭＥＭから読み出し従装置としての機能
を実行する。
御情報をメモリＭＥＭから読み出し従装置としての機能
を実行する。
本発明では主装置から受信した制御情報をメモＵ Ｍ
Ｅ Ｍに書き込む前に其のデータ長を制御回路Ｃ０ＮＴ
により検査して規定の最大データ長より長いか否かを判
定し、規定の最大データ長より短い時は其の侭メモリＭ
ＥＭに書き込むが、若し規定の最大データ長より長い時
は周辺機器制御用インタフェイスの機能を有するペリフ
ェラルインターフェイスアダプタＰＩＡを介してフリッ
プ・フロップ回路ＦＦ、及びタイマ回路ＴＩＭをセント
する。フリップ・フロップ回路ＦＦがセットされること
によりインヒビソトゲートＧ１のインヒビソト機能が働
いて受信を停市する。
Ｅ Ｍに書き込む前に其のデータ長を制御回路Ｃ０ＮＴ
により検査して規定の最大データ長より長いか否かを判
定し、規定の最大データ長より短い時は其の侭メモリＭ
ＥＭに書き込むが、若し規定の最大データ長より長い時
は周辺機器制御用インタフェイスの機能を有するペリフ
ェラルインターフェイスアダプタＰＩＡを介してフリッ
プ・フロップ回路ＦＦ、及びタイマ回路ＴＩＭをセント
する。フリップ・フロップ回路ＦＦがセットされること
によりインヒビソトゲートＧ１のインヒビソト機能が働
いて受信を停市する。
又タイマ回路ＴＩＭがセントされて計時動作を開始し、
成る一定時間経過するとタイマ回路ＴＩＭはフリップ・
フロップ回路ＦＦをリセットし、インヒビットゲートＧ
１を開き、再び主装置からの受信をイネーブル状態に復
元する。
成る一定時間経過するとタイマ回路ＴＩＭはフリップ・
フロップ回路ＦＦをリセットし、インヒビットゲートＧ
１を開き、再び主装置からの受信をイネーブル状態に復
元する。
此の為伝送路等の故障により主装置から異常データを受
信する場合孔れを防止することが可能となる。
信する場合孔れを防止することが可能となる。
（ｆ）０発明の効果
以上詳細に説明した様に本発明によれば、異常データを
受信した場合一時入力をガードし、従装置の定常内部処
理を優先することにより従装置の動作安定度を向上し得
る異常データ受信防止回路を実現出来ると云う大きい効
果がある。
受信した場合一時入力をガードし、従装置の定常内部処
理を優先することにより従装置の動作安定度を向上し得
る異常データ受信防止回路を実現出来ると云う大きい効
果がある。
第１図は従装置内に設けられる主装置からの制御情報を
受信する回路の一実施例を示す概略図である。 第２図は従装置内に設けられる本発明に依る異常データ
受信防止回路の一実施例を示す概略図である。 図中、ＤＭＡＣはダイレクトメモリアクセスコントロー
ラ、ＡＤＬＣはアドバンストデータリンクコントローラ
、ＭＥＭはメモリ、Ｃ０ＮＴは制御回路、ＰＩＡはべり
フェラルインターフェイスアダプタ、ＦＦはフリップ・
フロップ回路、ＴＩＭはタイマ回路、Ｇ１、Ｇ２は夫々
インヒビソトゲートである。 ￥−２酊
受信する回路の一実施例を示す概略図である。 第２図は従装置内に設けられる本発明に依る異常データ
受信防止回路の一実施例を示す概略図である。 図中、ＤＭＡＣはダイレクトメモリアクセスコントロー
ラ、ＡＤＬＣはアドバンストデータリンクコントローラ
、ＭＥＭはメモリ、Ｃ０ＮＴは制御回路、ＰＩＡはべり
フェラルインターフェイスアダプタ、ＦＦはフリップ・
フロップ回路、ＴＩＭはタイマ回路、Ｇ１、Ｇ２は夫々
インヒビソトゲートである。 ￥−２酊
Claims (1)
- 主装置からの制御情報を受信し各種処理を行う従装置に
インヒビット回路及びタイマ回路を設け、且つ前記制御
情報の最大データ長を予め設定して置き、前記最大デー
タ長を超えるデータを前記主装置から受信した場合、前
記タイマ回路を駆動し成る一定時間前記インヒビソト回
路を動作させて前記従装置の受信動作を停止させること
を特徴とする異常データ受信防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048818A JPS60192447A (ja) | 1984-03-14 | 1984-03-14 | 異常デ−タ受信防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048818A JPS60192447A (ja) | 1984-03-14 | 1984-03-14 | 異常デ−タ受信防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60192447A true JPS60192447A (ja) | 1985-09-30 |
Family
ID=12813794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59048818A Pending JPS60192447A (ja) | 1984-03-14 | 1984-03-14 | 異常デ−タ受信防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60192447A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784739A (en) * | 1995-10-16 | 1998-07-28 | Kawada Industries, Inc. | Super-long span suspension bridge |
| US6233626B1 (en) * | 1998-10-06 | 2001-05-15 | Schneider Automation Inc. | System for a modular terminal input/output interface for communicating messaging application layer over encoded ethernet to transport layer |
| US6732191B1 (en) | 1997-09-10 | 2004-05-04 | Schneider Automation Inc. | Web interface to an input/output device |
| US6853867B1 (en) | 1998-12-30 | 2005-02-08 | Schneider Automation Inc. | Interface to a programmable logic controller |
| US7023795B1 (en) | 2000-11-07 | 2006-04-04 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
| US7028204B2 (en) | 2000-09-06 | 2006-04-11 | Schneider Automation Inc. | Method and apparatus for ethernet prioritized device clock synchronization |
| US7032029B1 (en) | 2000-07-07 | 2006-04-18 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
| US7035898B1 (en) | 1997-09-10 | 2006-04-25 | Schneider Automation Inc. | System for programming a factory automation device using a web browser |
| US7058693B1 (en) | 1997-09-10 | 2006-06-06 | Schneider Automation Inc. | System for programming a programmable logic controller using a web browser |
| US7162510B2 (en) | 1998-03-16 | 2007-01-09 | Schneider Automation Inc. | Communication system for a control system over Ethernet and IP networks |
| US7519737B2 (en) | 2000-07-07 | 2009-04-14 | Schneider Automation Inc. | Input/output (I/O) scanner for a control system with peer determination |
| US8291121B2 (en) | 1997-09-10 | 2012-10-16 | Square D Company | System and method for interfacing with a controller |
-
1984
- 1984-03-14 JP JP59048818A patent/JPS60192447A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784739A (en) * | 1995-10-16 | 1998-07-28 | Kawada Industries, Inc. | Super-long span suspension bridge |
| US7058693B1 (en) | 1997-09-10 | 2006-06-06 | Schneider Automation Inc. | System for programming a programmable logic controller using a web browser |
| US6732191B1 (en) | 1997-09-10 | 2004-05-04 | Schneider Automation Inc. | Web interface to an input/output device |
| US7035898B1 (en) | 1997-09-10 | 2006-04-25 | Schneider Automation Inc. | System for programming a factory automation device using a web browser |
| US8291121B2 (en) | 1997-09-10 | 2012-10-16 | Square D Company | System and method for interfacing with a controller |
| US7162510B2 (en) | 1998-03-16 | 2007-01-09 | Schneider Automation Inc. | Communication system for a control system over Ethernet and IP networks |
| US6466995B2 (en) | 1998-10-06 | 2002-10-15 | Schneider Automation, Inc. | Messaging application layer over ethernet to transport layer (TCP) communications method and apparatus for a modular terminal input/output system |
| US6233626B1 (en) * | 1998-10-06 | 2001-05-15 | Schneider Automation Inc. | System for a modular terminal input/output interface for communicating messaging application layer over encoded ethernet to transport layer |
| US7590702B2 (en) | 1998-10-06 | 2009-09-15 | Schneider Automation Inc. | Messaging application layer over ethernet to transport layer (TCP) communications method and apparatus for a modular terminal input/output system |
| US6853867B1 (en) | 1998-12-30 | 2005-02-08 | Schneider Automation Inc. | Interface to a programmable logic controller |
| US7032029B1 (en) | 2000-07-07 | 2006-04-18 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
| US7519737B2 (en) | 2000-07-07 | 2009-04-14 | Schneider Automation Inc. | Input/output (I/O) scanner for a control system with peer determination |
| US7028204B2 (en) | 2000-09-06 | 2006-04-11 | Schneider Automation Inc. | Method and apparatus for ethernet prioritized device clock synchronization |
| US7023795B1 (en) | 2000-11-07 | 2006-04-04 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60192447A (ja) | 異常デ−タ受信防止回路 | |
| JP4467651B2 (ja) | マスタ／スレーブ加入者が混在した環境において、動的な遮断及び／又は開始動作を介して、通信チャンネルを動作させる方法、及びそのような方法を実施するよう構成されたシステム | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| JPS57162050A (en) | Exclusive control system | |
| JP2003005871A (ja) | データ処理装置のデータバックアップ方法および装置 | |
| JPS5954354A (ja) | 信号伝送方法 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPH01205312A (ja) | バス変換装置 | |
| JPS61239318A (ja) | 電源異常信号伝達方式 | |
| JP2770494B2 (ja) | 二重化制御ユニット | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPS593641Y2 (ja) | デ−タ伝送装置 | |
| JPS6213155Y2 (ja) | ||
| JPS62247735A (ja) | 電源制御回路 | |
| JPS6243408Y2 (ja) | ||
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPS63125032A (ja) | デ−タバス中継装置 | |
| JPH10303950A (ja) | シリアルバス接続装置 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH01150395A (ja) | 電子装置の誤動作防止回路 | |
| JPS61273039A (ja) | 時分割多重伝送システムの伝送方式 | |
| JPH0243608A (ja) | システムクロック断対応方法 | |
| JPS62245362A (ja) | マルチプロセツサシステムのリセツト方式 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPH04107614A (ja) | 活線挿抜保護方式 |