JPS60194541A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発ａＡは半導体装置の製造方法に関し、特に多層配線
構造の平坦化を図った＃導体装置の製造方法に関するも
のである。

〔背景技術〕

半導体ウェーハの主面に素子パターンを形成してなる半
導体装置では、素子パターン密度の増大に伴なって配線
層が多層化される傾向にあり、したがって、小なくとも
２層の配線層（導電層）を層間絶縁膜を介して重畳形成
すると共に、各配線層は層間絶縁膜に設けたスルーホー
ルを通して互いに導通接続する構成とされている。

ところで、この種の多層配線構造の製造方法は、下側の
配線層を所定パターン形状に形成した上に層間絶縁膜を
デポジション法等により形成し、この層間絶縁膜に必要
なスルーホールを穿設した後に上側配線層を形成する方
法が一般的である。しかしながら、層間絶Ｒ膜を前述の
ようなデホジシフン法、つまりスパッタ法、ＣＶＤ法、
蒸着法等の所請薄膜法によって形成していると、眉間絶
縁膜には下側配線層のエツジ部でステップカバレジの低
下が生じ易く被覆不良が生じて配線層間での短絡や耐圧
不良が発生する。また、この層間絶縁膜上に上側配線層
を形成すると、同様にエツジ部相当部位におけるカバレ
ジが慾化し、所謂段切れが生じて上側配ｍ＃の断線が発
生する。更に、層間絶縁膜にスルーホールを形成する際
に、スルーホールに位置ずれが生じていると下側配線層
のエツジ部にスルーホールが形成される状態が生じ、半
導体基板の主面上の層間絶縁膜がオーバエンチングされ
て上面に形成された素子がダメージを受けるという問題
も生じる（雑誌［日経エレクトロニクス別冊マイクロデ
バイセズＪＰ１２４〜Ｐ１２８）。

このようなことから、従来では多層配線構造の平坦化を
図る試みがなされているが、従来方法の多くはホトマス
ク、ホトレジストを使用したホトリングラフづ技術の応
用によって眉間絶縁膜の凹部を埋め層間絶縁膜の上面の
平坦化を図る方法であるために、作業工数が多いと共に
層間絶縁膜が比較的に厚いものとなり、しかもホトマス
クの位置合せやホトレジストのパターンエツチングの精
度等から高密度パターンへの適用が困難なものになって
いた。

〔発明の目的〕

本発明の目的はホ）　ＩＪングラフィ工程等の扱雑な作
業工程を不要にしてセルファライン的に多層配線構造の
平坦化を図りかつ層間容量の低減を図る一方で高密度パ
ターンへの適用が容易な半導体装置の製造方法を提供す
ることにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである、 すなわち、下側配線層上に絶縁材料を堆積させると共に
その上に有機材料や誘電材料を塗布してその上面を平坦
状態とし、しかる上でこれら有機材料と絶縁材料とをエ
ツチングバックして下側配線層間にのみ絶縁材料を残存
させ、その上に層間絶縁膜を形成することにより層間絶
縁膜の平坦化を達成するものであり、これによりホトリ
ソグラフィ技術を不要にして工数の簡易化を図ると共に
高密度パターンへの適用を可能にするものである。

〔実施例〕

第１図ないし第６図は本発明の製造方法をＭＯ８型電界
効果トランジスタの製造、特にその多層配線構造の製造
に適用した実施例を示す。

先ず、第１図のようにシリコン等の半導体基板１の主面
上にフィールド絶縁膜２とゲート絶縁膜３を形成し、ゲ
ート絶縁膜３上にはポリシリコン忙てゲートを極４を形
成する。また、ゲート絶縁膜３の下側の基板１主面には
ソース、ドレイン領域５．６を形成し、これによりＭＯ
８型電界効果トランジスタを構成する。その上で全面に
Ｐ２Ｏ次いセ、第２図のように前記ソース、ドレイン領
域５．６に相対するゲート絶縁膜３およびｐｓＧ膜７に
コンタクトホール８，９を形成し、その上でＰＳＧ膜７
膜圧上側配線層としての第１Ａ７層１０とコンタクト１
１．１２をバターニング形成する。このｍ１ＡｉｉＩＯ
のパターニング形成は、常法のように全面にＡＪ膜を蒸
着形成した後にホトリソグラフィ技術によってホトレジ
ストなパターニングし、このホトレジストをマスクとし
てＡ／膜を選択エツチングすることにより形成できる。

次に、第３図のように、全面に１０００〜２０００久の
厚さにＳｉＮ膜１３を形成する。このＳＩＮ膜１３ｔ；
を後述するエツチングのストッパとして機能するストッ
パ膜として構成され、スパッタ法。

ＣＶＤ法等によりデポジション形成される。更にその上
には、同図のようにＳ　ｉ　０２からなる絶縁材料１４
を、同様にスパッタ法やＣＶＤ法によりデボクシ３ン形
成し、全面に略１〜２μｍの厚さにル書やづリム− 更にその上には、第４図のようにレジスト或いはＳＯＧ
等の有機材料１５を塗布形成する。この有機材料１５は
前記絶縁材料１４と工、ンチングレートの略等しいもの
を使用して約５０００Ｘ程度の厚さに形成し、かつこの
とき有機材料１５の上面が平坦になるように形成するこ
とが肝要である。

しかる上で、この牛導体装置を工、ンチング装置内にセ
ットした上で前記有機材料１５と絶縁材料】４とをドラ
イエツチングする。このドライエ・ンチングにより、有
機材料１５と絶縁材料１４とは表面から均一にエツチン
グ（エツチングツク・ンク）され、次第にその厚さが低
減される。そして、第５図のように第１ＡＡ？層１０の
上面位置にまでエツチングが完了された時点でエツチン
グを停止する。このとき、スト、ハとしてのＳｉＮ　膜
１３によりｆｊｌｌ、１ｋ１層１０がエツチングされる
ことはなく、またエンチングの終点は工・ンチング装置
内のスペクトル分布の変化によって検出できる。このエ
ツチングにより、第１Ａ１層１０間には絶縁材料１４が
残存され、この残存絶縁材料１４ａによって凹部が坦め
られて全体を略平坦なものにする。

そして、その上に層間絶縁膜としての５ｉ０２膜１６を
デポジション形成すれば、５ｉ０２膜１６の上面を平坦
なものに構成できる。この場合、第１Ａｌ／１ｔｌｏと
残存絶縁材料１４ａとで下地層も平坦に近い状態とされ
ているので５ｉ０２膜１６を薄く形成しても被覆不良が
生じることＦｉすい。

したがって、第６図に示″′４〜ように、必要に応じて
５ｉ０２膜１６ないしＳＩＮ膜１３を通してスルーホー
ル１７を形成した上でその上面に上側配線層としての第
２Ａノ層１８を蒸着法により形成し、かつ８１１１層１
０と同じようにパターン形成すれば、２層配線構造を得
ることができる。この第２Ａ／Ｎ１８は下地となるＳｉ
ｎ、膜１６の上面が平坦であることから所謂段切れが生
じることは全くない。また、ｓ　ｉ　Ｏ，膜１６が薄く
形成されていることからスルーホール１７における第１
ＡＡ’７ｍ１８とのコンタクト部においても段切れおよ
びコンタクト不良が生じることはない。更に、同図のよ
うにスルーホール１７が簗ＩＡＡｒＭｌｔＩＯから若干
外れた場合にも５ｉ０２膜が平坦であることからスルー
ホール１７のエツチングが基板１表面にまで到達させる
ことＦｉなく、素子に影響を与えることはない。また、
スルーホール１７や第２Ａ１層１８のパターン形成時の
ホトリソグラフィ工程において、５１０２膜１６が平坦
に形成されていることから、パターン露光の段部による
光の乱反射を防止することができ、高精度のパターン形
成を可能にして素子ないし配線の高密度化を達成できる
。

〔効果〕

（１）下側配線層間に絶縁材料を堆積した上に表面が平
坦となるように有機材料を塗布形成し、これを逆にエン
チングして下側配線層間に絶縁材料を残存させてその表
面の平坦化を図った上で層間絶縁膜および上側配線層を
形成しているので、段部が存在することによる層間絶縁
膜の被覆不良を防止すると共に上側配線層の段切れを防
止できる。

（２）層間絶縁膜の下地としての下側配線層の上面を平
坦にしているので、層間絶縁膜を薄く形成しても被覆不
良が生じることＦｉなく、かつ後工程のホ）　ＩＪソゲ
ラフイエ程における露光用の光の乱尺、射を防止して高
精度のパターン形成を可能とし、素子や配線の高密度化
を達成できる。

（３）平坦化に必要とされる工程は絶縁材料の堆積、有
機材料の塗布およびエツチングでよく、下側配線層間の
凹部の平坦化をセルファライン的に行なうことができる
ので、ホトリソグラフィ工程を省略して作業の単純化お
よび精度のよい平坦化を達成できる。

（４）下側配線層としての第１Ａ１層の直上にストッパ
として８ｉＮ膜を形成することにより、ドライエツチン
グから第１Ａノ層を保護する一方、第１ＡＪ層の膨れ等
を防止できる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に駅間したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、３Ｉ−以上
の配線層を有する多層配線構造であってもよい。また、
下側や上側の配線層にポリシリコンを使用してもよい。

更に絶縁材料や有機材料は種々の材料を適宜組合せて使
用することもできる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭＯ８型薗、界効果
トランジスタの製造に適用した場合について説明したが
、それに限定されるものではなく、バイポーラトランジ
スタやメモリ回路等積々の素子構造のＩＣ，ＬＳＩ等に
同様に適用できる。

【図面の簡単な説明】

第１図ないし第６図は本発明の一実施例の製造工程図で
ある。 ｌ・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ゲート絶縁膜、７・・・ＰＳＧ膜、１０・・・第１
１１ｆｉ（下側配線層）、１１．１２・・・コンタクト
、１３・・・ＳｉＮ膜（ストッパ）１４・・・絶縁材料
（Ｓｉｏｔ）、１５・・・有機材料（レジスト）、１６
・・・層間絶縁膜（Ｓ１０２）、１７・・・スルーホー
ル、１８・・・第２ＡＡ’層（上側配線層）。 第　２　図

Claims (1)

1. 【特許請求の範囲】 １、下側配線層上に絶縁材料を堆積形成すると共にその
   上に有機材料をその上面が略平坦になるように塗布形成
   し、次いでこの有機材料と絶縁材料とを前記下側配線層
   の上面高さまでエツチングバックし、その上で層間絶縁
   膜を薄型形成しかつ上側配ＩＶｊｉ層を形成することを
   特徴とする半導体装置の製造方法。 ２　下側配線層上には絶縁材料の堆積前にエツチングス
   トッパ用のＳｉＮ等のストッパ層を形成してなる特許請
   求の範囲第１項記載の半導体装置の製造方法。 ３、絶縁材料としての５ｉ０２をスパッタ法、ＣＶＤ法
   等によりデポジション形成してなる特許請求の範囲第１
   項又は第２項記載の半導体装置の製造方法。 ４、有機材料はレジスト、ＳＯＧ等である特許請求の範
   囲第１項ないし第３項のいずれかに記載の半導体装置の
   製造方法。