JPS6019473B2 - 電子時計 - Google Patents

Description

【発明の詳細な説明】 本発明は電子時計に係わり、特に音響発生装置付きの電
子時計に関するものである。

本発明の目的は、操作スイッチの操作を音で確認するこ
とであり、更には操作スイッチの操作の確認が必要なと
きにのみ操作音を発生させることにある。

最近、表示手段に液晶表示素子を使用した電子時計が普
及しており、それは今後低価格化と多機能化の方向にま
すます進むものと思われる。

多機能化としては、クロノグラフ機能、世界時計機能、
計算機熊等が考えられるが、一番実用性が高い多機能化
として、アラーム機能付き電子時計がある。本発明は、
このアラーム機能付き電子時計の音響発生装置を利用し
て、修正スイッチあるいはクロノグラフのスタート・ス
トップスイッチ等の操作スイッチの操作に応答して“ピ
ッ”と音響を発生させんとするものであり、この操作音
を発生させることにより操作スイッチの動作確認を聴覚
に訴え、こころよい音響によって時計に対する信頼感と
新たなおもしろみを与えるという心理的効果を期待でき
る。

以下、実施例に塞く図面に従って説明する。

第１図は、アラーム機能とクロノグラフ機能を有する本
発明から成る電子時計のブロックダイヤグラムを示した
図であり、１は水晶振器等の時間標準源、２は時間標準
源の信号をＩＨＺにまで分周する分周回路、３は１／６
０の秒分周回路、分分周回路、及び１／１２の時分周回
路、７はアラーム時刻設定用カウンター（メモリー機能
を有す）、９は分周回路３の時刻とアラーム時刻設定カ
ウンターの一致を検出するアラーム一致検出回路、８は
クロノグラフ用分周回路である。１３は時間の機能選択
、即ち基本時計モード、アラーム時刻設定モード、スト
ップウオッチモード等の機能選択を行なうためのモード
（機能）切り換え用のスイッチＳＷ，，１４は時刻修正
モード及びアラーム時刻設定モードでは修正桁選択スイ
ッチ、すなわちセレクトスイッチの役割を果たし、クロ
ノグラフモードではスタート・ストップスイッチの役割
を果たすＳＷ２，１５は時刻修正モード、及びアラーム
時刻設定モードではスイッチの操作ごとに惨正・択桁を
加算もしくはリセツトするセットスイッチの役割を果た
し、クロノグラフモードではラップあるいはリセットス
イッチの役割を果たすスイッチＳＷ３，１２は上記スイ
ッチ機能、上記各回路、及び以下に述べる回路を制御す
る制御回路である。

４は後述するモードカウンターへの出力Ｍ，，Ｍ２によ
って、デコーダー駆動回路５への入力を時、分、秒分周
回路３、アラーム時刻設定カウンター７、クロノグラフ
分周回路８から選択する表示切り換え回路、６は、液晶
表示手段である。

１１は音響装置であり、１川ま音響発生装置１１から音
響を発生させる音響発生装置制御回路である。

第１２図は、第１図ブロックダイヤグラムの制御回路１
２の一部と音響発生装置制御回路１０、音響発生装置１
１の詳細回路図である。

同図ブロックＡは、１３〜１５のスイッチから入力信号
を波形整形するチャタリング防止及び波形整形回路、同
Ｂは波形整形回路出力を受けてモード信号Ｍ，，Ｍ２を
作るためのモードカウンターよりなるモード選択回路、
同Ｃは音響発生装置制御回路、同Ｄは音響発生装置であ
る。第３図は、第２図に使用されているフリッブフロッ
プ（ＦＦ）の具体回路であり、３８〜４１はクロツクド
・ゲート・インバーター、４２〜４４のインバータであ
る。

クロツクド・ゲート・インバータ３８，４１はＣＬ（ク
ロック）Ｈｉｇｈで動作状態、山ｗで非動作状態となり
、クロックド・ゲート・ィンバータ３９，４０はＣＬ−
Ｌｏｗで動作状態、Ｈｉｇｈ非動作状態となる。したが
って、ＭＡＳＴＥＲ部はＣＬ一日ｉｇｈでＷからの信号
を書込み、ＣＬ−Ｌｏｗでホールド状態となり、ＳＬＡ
ＶＥ部はＣＬ−ＬｏｗでＷからの信号を書込み、ＣＬ一
日ｉ亀でホールド状態となる。第４図は、第２図各部の
電圧のタイミングチャートである。

第２図において、ブロックＡの１６はブルダウン抵抗用
のＭＯＳ抵抗、１７，１９は第３図に示したＭＡＳＴＥ
Ｒ型ＦＦ、１８は同ＳＬＡＶＥ型ＦＦであり、各ＦＦは
６４ＨＺクロックで動作する。

ＦＦ１７〜１９で波形整形し、ＮＡＮＤゲート２５、Ａ
ＮＤゲート２６，２７で１／１２鏡砂のパルスに徴分す
る。フロックＢのＦＦ２３，２４は第３図ＦＦのＭＡＳ
ＴＥＲ出力ＱとＳＬＡＶＥ入力Ｗを接続し、ＳＬＡＶＥ
出力のＱとＭＡＳＴＥＲ入力Ｗをそれぞれ接続した１／
２分周回路であり、その出力Ｍ，，Ｍ２で４状態のモー
ドすなわちＬ−Ｌで基本時計モ−ド、Ｌ一日でクロノグ
ラフモード、Ｈ−Ｌでアラーム時刻設定モード、日一日
で基本時計の時刻修正モ−ドの各状態を表わす。ブロッ
クＣにおいて、３３はＳＷ２，ＳＷ３のいずれのスイッ
チがＯＮされても音響を発生させるためのＯＲゲート、
３２は基本時計モード状態（Ｍ，，地がＬ−Ｌ状態）を
検出するためのＯＲゲート、２８は○Ｒゲ−ト３２が基
本時計モードであることを検出したら、ＳＷ２あるいは
ＳＷ３を操作しても音響を発生させないようにするため
のＡＮＤゲートである。ＡＮＤゲート２９は第１図アラ
ーム一致検出回路出力ａとＩＨＺを入力とし、アラーム
一致時に１秒の繰返し周期で音響を発生させるためのゲ
ートであり、ＯＲゲート３４によってＡＮＤゲート２８
の出力ｄ（スイッチ操作系）とＡＮＤゲート２９の出力
ｅ（アラーム一致系）のＯＲ信号ｆが作られる。２ ０
はＳＬＡＶＥ型ＦＦ、２ １はＭＡＳＴＥＲ型ＦＦ、２
２はＳＬＡＶＥ型ＦＦであり、それぞれの出力をＱ，，
Ｑ２，Ｑ３とする。

同ＦＦ２０〜２２は８Ｈｚをクロックする遅延回路を形
成しており、同ＦＦとＡＮＤゲート３０との組み合わせ
により第４図タイミングチャートに示すように音響発生
時間幅を１２５ｍｓに制限する。ただし、スイッチ操作
による音響発生、即ち、操作音はスイッチ操作のタイミ
ングによって６２．５ｍｓ〜１２５ｍｓの音響発生時間
となる。ＡＮＤゲート３１は変調用ゲートであり、本実
施例では変調周波数は第１図ブロックダイヤグラムの分
周回路２の中間出力４０９６ＨＺである。

第２図ブロックＤにおいて、３６は音響発生装置であり
、本実施例においては電磁型プザ−である。３５は駆動
用ＮＰＮトランジスターであり、３７はプザ−のィンダ
クタンスによるハネ返り電圧を吸収するための抵抗で、
抵抗値はｌｋＱ位である。

第２図において特に指定しない回路は相補型ＭＯＳ・Ｆ
ＥＴで構成され、電源は液晶表示素子の応答電圧の関係
からブロックＤを除いて３Ｖ系である。なお同図におい
て、ゲート２８，３２から成る回路がＳＷ２あるいはＳ
Ｗ３の操作による音響をモードによって発生させるか否
かを選択する禁止回路に該当し、ＦＦ２０〜２２、及び
ゲート３０から成る回路が音響発生時間幅制御回路に該
当する。本実施例では、スイッチ操作による音響発生時
間幅制御回路とアラーム一致による音響発生時間幅制御
回路を共用している。

第４図タイミングチャートを説明すれば、ＯＲゲート３
２の出力ｂはＭ，，Ｍ２が共にＬＯＷの時、すなわち基
本時計モードの時だけ山ｗである。

ＳＷ２，あるいはＳＷ３が操作されると、波形整形され
てＯＲゲート３３の出力ｃがＨｉｇｈになる。モードが
基本時計モード以外であればｂはＨｉｇｈのためＯＲゲ
ート３４の出力ｆもＨｉｇｈとなり、８ＨＺクロックに
同期してＱ，，Ｑ２，Ｑが順次ＨｉｇｈになってＡＮＤ
ゲート３０により１２靴ｓのパルス幅をもつ信号ｇが得
られる。変調用ゲート３１によって信号ｇは４０９６Ｈ
Ｚで変調された信号ｈとなり、音響発生装置からＳＷ２
あるいはＳＷ３の操作ごとにピッ、ピッと音響を発生さ
せる。一方、モードが基本時計モードであればｂがゆｗ
となるため、ＡＮＤゲート２８は禁止されＳＷ２，ＳＷ
３を操作しても操作音は発生しない。

アラームが一致するとａがＨｉ軌になり、ＡＮＤゲート
２９の出力ｅとＯＲゲート３４の出力ｆ‘まＩＨＺと同
一信号となって、ＩＨＺ信号の立上りから１２５ｍｓの
間信号ｇがＨｉｇｈ‘こなる。したがってアラーム一致
時はＩＨＺ信号に同期して、１秒周期１２５ｍｓの時間
幅で４０９６ＨＺの音響が音響装置から発生される。以
上図示した実施例を参照しつつ本発明を詳細に説明した
が、本発明は図示した実施例に限定されるものではなく
、特許請求の範囲に記載した技術範囲内において、種々
変更あるいは改良が成され得るものである。

以上の如く、本発明に従う電子時計は外部操作スイッチ
等の操作に応答して必要な時に操作音が“ピツ”と発生
されるものであり、操作の確認を音で行なうことができ
るものであり、操作の確認を音で行なうことができると
共に、基本時計モード等の操作音を必要としないモード
では操作音の発生を自動的に防止し、煩わしさと無駄な
電力消費を防止する。

更に、操作音の発生時間幅を短時間に制御したため、こ
の点においても電力消費を最小限に抑えることができる
。

【図面の簡単な説明】

第１図は、本発明から成る電子時計の構成を示すブロッ
クダイヤグラム。 第２図は、第１図に示す電子時計の制御回路の一部及び
音響装置制御回路、音響装置の詳細回路図。第３図は、
第２図に使われているＭＡＳＴＥＲ−ＳＬＡＶＥＦＦの
詳細図。第４図は、第２図の回路の主要部分のタイミン
グチャート図。１・・・・・・時間標準源、２・・・・
・・分周回路、３…・・・砂、分、時分周回路、４・・
・・・・表示切り換え回路、５・・・・・・デコーダー
駆動回路、６・・・・・・液晶表示手段、７・・・・・
・アラーム時刻設定用カウンター、８・・・・・・クロ
ノグラフ用分周回路、９・・・・・・アラーム一致検出
回路、１０・・・・・・音響発生装置制御回路、１１・
・・・・・音響発生装置、１２・・・・・・制御回路。 第２図第３図 図 寸 船

Claims (1)

【特許請求の範囲】
1. １ 時間標準源、前記時間標準源の信号を分周する分周
   回路、前記分周回路の出力により時刻表示を行なう表示
   手段、機能選択を行なうためのモード選択回路、前記モ
   ード選択回路を制御するモード切換スイツチ、前記モー
   ド切換スイツチによつて選択されたモードにおいて所定
   の機能を行なう操作スイツチ及び音響発生装置よりなる
   電子時計において、前記操作スイツチが操作された際に
   前記音響発生装置により操作音の報音を行なわせるため
   の音響発生装置制御回路を設け、前記音響発生装置制御
   回路は前記操作スイツチが操作されてから所定時間のみ
   前記音響発生装置を駆動するための音響発生時間幅制御
   回路と前記モード選択回路が所定のモードを選択した際
   の出力により前記操作者の発生を禁止する禁止回路より
   なることを特徴とする電子時計。