JPS61190389A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS61190389A JPS61190389A JP60030629A JP3062985A JPS61190389A JP S61190389 A JPS61190389 A JP S61190389A JP 60030629 A JP60030629 A JP 60030629A JP 3062985 A JP3062985 A JP 3062985A JP S61190389 A JPS61190389 A JP S61190389A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- character
- display
- attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の端末機やパーソナルコンピュー
タ等の様なディスプレイ装置に関するもので、特にアト
リビュート制御を行う文字表示装置に関するものである
。
タ等の様なディスプレイ装置に関するもので、特にアト
リビュート制御を行う文字表示装置に関するものである
。
従来、この種のディスプレイ装置は、第４図の様な構成
が公知である。このディスプレイ装置は、ディスプレイ
装置全体の制御を行う表示制御回路１、文字コードを格
納する画面メモリ２、文字パターンを格納するキャラク
タジェネレータメモリ３、アトリビュートコードを格納
する画面メモリ４、キャラクタジェネレータメモリ３か
ら読出された文字パターンを表示器のタイミングに合わ
せて変換するタイミング変換回路７を有している。
が公知である。このディスプレイ装置は、ディスプレイ
装置全体の制御を行う表示制御回路１、文字コードを格
納する画面メモリ２、文字パターンを格納するキャラク
タジェネレータメモリ３、アトリビュートコードを格納
する画面メモリ４、キャラクタジェネレータメモリ３か
ら読出された文字パターンを表示器のタイミングに合わ
せて変換するタイミング変換回路７を有している。
表示アドレスは制御回路１から発生され、アドレスバス
６を経由して画面メモリ２及び４に入力される。表示ア
ドレスに従って画面メモリ２から読出された文字コード
はレジスタ５でラッチされ、キャラクタジェネレータメ
モリ３のアドレスとなる・キャラクタジェネレータメモ
リから読出された文字パターンは、タイミング変換回路
７によって表示器に通した信号に変換される。この場合
、表示器はＣＲＴ （陰極線管）１１であるので、タイ
ミング変換回路７は複数ビットの並列データを直列の１
ビツトのデータに変換する。変換後のデータはゲート回
路（ＡＮＤ回路、ＯＲ回路、 ８０８回路）の組合せで
構成されるアトリビュート合成回路１６に入力される。
６を経由して画面メモリ２及び４に入力される。表示ア
ドレスに従って画面メモリ２から読出された文字コード
はレジスタ５でラッチされ、キャラクタジェネレータメ
モリ３のアドレスとなる・キャラクタジェネレータメモ
リから読出された文字パターンは、タイミング変換回路
７によって表示器に通した信号に変換される。この場合
、表示器はＣＲＴ （陰極線管）１１であるので、タイ
ミング変換回路７は複数ビットの並列データを直列の１
ビツトのデータに変換する。変換後のデータはゲート回
路（ＡＮＤ回路、ＯＲ回路、 ８０８回路）の組合せで
構成されるアトリビュート合成回路１６に入力される。
一方、表示アドレスに従って画面メモリ４から読出され
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てアトリビュート合成回路１６に入力さ
れる。
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てアトリビュート合成回路１６に入力さ
れる。
このディスプレイ装置ではく １文字当り８ビツトのコ
ードが割当てられており、アトリビュートの機能はビッ
ト対応に緑、青、赤、オーバーライン、アンダーライン
、リバース、ブリンキング、シークレットとなっている
。表示制御回路１からの制御信号線１３は、アトリビュ
ート制御に必要な制御信号線であり、例えば１３ａはオ
ーバーラインを出すべきタイミングを発生する信号線で
、アトリビュートコード中のオーバーラインのビットは
ＡＮＤ回路１５によってゲートされた後１．ＯＲ回路１
７で文字パターンにオアされる。以下、制御信号線１３
の機能だけを説明すると、１３ｂはアンダーラインのタ
イミング信号線、１３Ｃはカーサ−表示信号線、１３ｄ
はブリンキング表示の明滅の間隔を示す信号線である。
ードが割当てられており、アトリビュートの機能はビッ
ト対応に緑、青、赤、オーバーライン、アンダーライン
、リバース、ブリンキング、シークレットとなっている
。表示制御回路１からの制御信号線１３は、アトリビュ
ート制御に必要な制御信号線であり、例えば１３ａはオ
ーバーラインを出すべきタイミングを発生する信号線で
、アトリビュートコード中のオーバーラインのビットは
ＡＮＤ回路１５によってゲートされた後１．ＯＲ回路１
７で文字パターンにオアされる。以下、制御信号線１３
の機能だけを説明すると、１３ｂはアンダーラインのタ
イミング信号線、１３Ｃはカーサ−表示信号線、１３ｄ
はブリンキング表示の明滅の間隔を示す信号線である。
アトリビュート合成回路１６から出力される、アトリビ
ュート制御の加えられた緑、赤、青の信号は、駆動回路
１０に送られ、また表示制御回路１から同期信号線１２
を経て送られてくる同期信号とともにＣＲＴＩＩに供給
されてＣＲＴＩＩを駆動する。
ュート制御の加えられた緑、赤、青の信号は、駆動回路
１０に送られ、また表示制御回路１から同期信号線１２
を経て送られてくる同期信号とともにＣＲＴＩＩに供給
されてＣＲＴＩＩを駆動する。
以上、説明した様に、従来の文字表示装置においてアト
リビュート合成回路は簡単なゲート回路の組合わせで実
現できるが、その反面、ゲート回路の組合わせ方で、最
終的に表示される文字のアトリビュートが大きく変わっ
てしまう。例えば、同じゲート回路を使っていても、ゲ
ート回路の順序を変えただけで、表示されるアトリビュ
ートは全く異なったものになる。
リビュート合成回路は簡単なゲート回路の組合わせで実
現できるが、その反面、ゲート回路の組合わせ方で、最
終的に表示される文字のアトリビュートが大きく変わっ
てしまう。例えば、同じゲート回路を使っていても、ゲ
ート回路の順序を変えただけで、表示されるアトリビュ
ートは全く異なったものになる。
上述した従来の文字表示装置はアトリビュート合成回路
がゲート回路の組合わせ回路より成る結線回路であるた
め、回路設計時にアトリビュートの仕様が固定となり、
その後の変更は容易でない。
がゲート回路の組合わせ回路より成る結線回路であるた
め、回路設計時にアトリビュートの仕様が固定となり、
その後の変更は容易でない。
また、文字表示装置はユーザーインタフェース上重要な
部分であり、アトリビュートが少し違っただけでも、ユ
ーザー及びソフトウェアに与える影響は大きい。したが
って一度出荷された文字表示装置のアトリビュートを変
更するのは非常に困難で、出荷された文字表示装置が数
種有り、ア） ＩＪビュートが少しずつ異なる場合に、
文字表示装置の共通化を行う上で大きな障害となってい
た。
部分であり、アトリビュートが少し違っただけでも、ユ
ーザー及びソフトウェアに与える影響は大きい。したが
って一度出荷された文字表示装置のアトリビュートを変
更するのは非常に困難で、出荷された文字表示装置が数
種有り、ア） ＩＪビュートが少しずつ異なる場合に、
文字表示装置の共通化を行う上で大きな障害となってい
た。
本発明の目的は、上述のような欠点を解決した文字表示
装置を提供することにある。
装置を提供することにある。
本発明の文字表示装置は、表示制御回路と、この表示制
御回路よりアドレスが入力される文字コード画面メモリ
と、この文字コード画面メモリから読出された文字コー
ドをアドレスとするキャラクタジェネレータメモリと、
前記表示制御回路よりアドレスが入力されるアトリビュ
ートコード画面メモリと、前記アトリビュートコード画
面メモリから読出されたアトリビュートコードと前記表
示制御回路からの制御信号とをアドレスとするメモリと
、前記キャラクタジェネレータメモリより読出された文
字パターンを、前記メモリより読出されたデータに基づ
いて１ビット単位で制御する演算回路と、この演算回路
の出力を表示器のタイミングに合わせて変換するタイミ
ング変換回路と、前記メモリのアトリビュート制御され
たデータを前記タイミング変換回路の出力でゲートし表
示器駆動回路に入力する論理回路とを備えることを特徴
としている。
御回路よりアドレスが入力される文字コード画面メモリ
と、この文字コード画面メモリから読出された文字コー
ドをアドレスとするキャラクタジェネレータメモリと、
前記表示制御回路よりアドレスが入力されるアトリビュ
ートコード画面メモリと、前記アトリビュートコード画
面メモリから読出されたアトリビュートコードと前記表
示制御回路からの制御信号とをアドレスとするメモリと
、前記キャラクタジェネレータメモリより読出された文
字パターンを、前記メモリより読出されたデータに基づ
いて１ビット単位で制御する演算回路と、この演算回路
の出力を表示器のタイミングに合わせて変換するタイミ
ング変換回路と、前記メモリのアトリビュート制御され
たデータを前記タイミング変換回路の出力でゲートし表
示器駆動回路に入力する論理回路とを備えることを特徴
としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の構成図である。第１図にお
いて、表示制御回路１、文字コードを格納する画面メモ
リ２、キャラクタジェネレータメモリ３、アトリビュー
トコードを格納する画面メモリ４、レジスタ５，８，９
、駆動回路１０、ＣＲＴｌｌ、同期信号線１２、制御信
号線１３、アトリビュートコード信号線１４は、第４図
に示したものと同様であり、同一の番号を付して示して
いる０本実施例の文字表示装置は、キャラクタジェネレ
ータメモリ３から読出された文字パターンをラッチする
レジスタ１８と、アトリビュートコード信号線１４とア
トリビュートに必要な表示制御信号線１３とをアドレス
としデータを出力するメモリ９と、このメモリのデータ
線２０の状態によって文字パターンを１ビット単位で制
御する演算回路２１ａ、２１ｂ、 ・・・、２１ｈと
、これら演算回路の出力をＣＲＴＩＩのタイミングに合
わせて変換するタイミング変換回路２２と、メモＩ７１
９の緑、赤、青の信号のデータ線２０のデータをラッチ
するレジスタ２３と、このレジスタの出力を、タイミン
グ変換回路２２の出力でゲートし駆動回路１０に供給す
るＡＮＤ回路より成る論理回路２４と、中央処理装置２
５からの命令でメモリ１９の内容を変更するメモリ変更
回路２６とをさらに備えている。
いて、表示制御回路１、文字コードを格納する画面メモ
リ２、キャラクタジェネレータメモリ３、アトリビュー
トコードを格納する画面メモリ４、レジスタ５，８，９
、駆動回路１０、ＣＲＴｌｌ、同期信号線１２、制御信
号線１３、アトリビュートコード信号線１４は、第４図
に示したものと同様であり、同一の番号を付して示して
いる０本実施例の文字表示装置は、キャラクタジェネレ
ータメモリ３から読出された文字パターンをラッチする
レジスタ１８と、アトリビュートコード信号線１４とア
トリビュートに必要な表示制御信号線１３とをアドレス
としデータを出力するメモリ９と、このメモリのデータ
線２０の状態によって文字パターンを１ビット単位で制
御する演算回路２１ａ、２１ｂ、 ・・・、２１ｈと
、これら演算回路の出力をＣＲＴＩＩのタイミングに合
わせて変換するタイミング変換回路２２と、メモＩ７１
９の緑、赤、青の信号のデータ線２０のデータをラッチ
するレジスタ２３と、このレジスタの出力を、タイミン
グ変換回路２２の出力でゲートし駆動回路１０に供給す
るＡＮＤ回路より成る論理回路２４と、中央処理装置２
５からの命令でメモリ１９の内容を変更するメモリ変更
回路２６とをさらに備えている。
演算回路２１ａ、２１ｂ、 ・・・、２１ｈの具体的
な構成を第２図に示す。第２図は各演算回路を４人カマ
ルチブレクサ２７で構成した例である。
な構成を第２図に示す。第２図は各演算回路を４人カマ
ルチブレクサ２７で構成した例である。
メモリ１９からの入力信号線２８．２９の値によって出
力線３０にはキャラクタジェネレータメモリ３からの入
カバターンのそのままの値、反転した値、必ずＯあるい
は必ず１が出力されるように構成されている。
力線３０にはキャラクタジェネレータメモリ３からの入
カバターンのそのままの値、反転した値、必ずＯあるい
は必ず１が出力されるように構成されている。
以上のような文字表示装置では、メモリ１９にあらかじ
め所定のデータを書込んでおくことにより、第４図に示
した従来の文字表示装置におけるアトリビュート合成回
路１６の結線回路と等価な論理を実現する。本実施例の
場合、アトリビュートコードを８ビツト、制御信号線を
４本とすると、メモリ１９のアドレスは１２本となる。
め所定のデータを書込んでおくことにより、第４図に示
した従来の文字表示装置におけるアトリビュート合成回
路１６の結線回路と等価な論理を実現する。本実施例の
場合、アトリビュートコードを８ビツト、制御信号線を
４本とすると、メモリ１９のアドレスは１２本となる。
またメモリのデータ線２０は、文字パターンが８ビット
並列読出しであるので文字パターンの変換のために１６
本、論理回路２４の入力に３本で計１９本となり、メモ
Ｉ７１９の容量は７６Ｋｂ ｉ ｔになる。
並列読出しであるので文字パターンの変換のために１６
本、論理回路２４の入力に３本で計１９本となり、メモ
Ｉ７１９の容量は７６Ｋｂ ｉ ｔになる。
次に、メモリ変更回路２６の詳細例を第３図を参照して
説明する。このメモリ変更回路は、制御信号発生回路３
１と、トライステートゲート３２゜３３とををしている
。制御信号発生回路３１は、中央処理装置２５のメモリ
変更命令を受けてメモリチップ１９に対するライトスロ
ープ及びドライステートゲ−）３２．３３の制御信号を
発生する回路である。トライステートゲート３２．３３
の入力には、中央処理装置２５のアドレス線、データ線
が接続されており、中央処理装置２５のメモリ変更命令
中はトライステートゲート３２．３３がオープンになり
、メモリ１９に中央処理装置のアドレス、データが供給
される。この時に、制御信号線１３．アトリビュートコ
ード信号線１４は、ハイインピーダンス状態になる必要
があるが、本実施例では、レジスタ９１表示制御回路１
が制御信号発生回路３１からの信号線３４の制御により
、ハイインピーダンス状態を作る。この様にしてメモリ
１９の内容は、中央処理装置２５からの命令で自由に変
更することができる。
説明する。このメモリ変更回路は、制御信号発生回路３
１と、トライステートゲート３２゜３３とををしている
。制御信号発生回路３１は、中央処理装置２５のメモリ
変更命令を受けてメモリチップ１９に対するライトスロ
ープ及びドライステートゲ−）３２．３３の制御信号を
発生する回路である。トライステートゲート３２．３３
の入力には、中央処理装置２５のアドレス線、データ線
が接続されており、中央処理装置２５のメモリ変更命令
中はトライステートゲート３２．３３がオープンになり
、メモリ１９に中央処理装置のアドレス、データが供給
される。この時に、制御信号線１３．アトリビュートコ
ード信号線１４は、ハイインピーダンス状態になる必要
があるが、本実施例では、レジスタ９１表示制御回路１
が制御信号発生回路３１からの信号線３４の制御により
、ハイインピーダンス状態を作る。この様にしてメモリ
１９の内容は、中央処理装置２５からの命令で自由に変
更することができる。
以上の文字表示装置において、表示制御回路１から表示
アドレスが発生されると、この表示アドレスは画面メモ
リ２及び４に入力される。表示アドレスに従って画面メ
モリ２から読出された文字コードはレジスタ５でランチ
され、キャラクタジェネレータメモリ３のアドレスとな
る。キャラクタジェネレータメモリから読出された文字
パターンの各ビットは、レジスタ１８を経て、演算回路
２１ａ、２１ｂ、−，２１ｈにそれぞれ送られる。
アドレスが発生されると、この表示アドレスは画面メモ
リ２及び４に入力される。表示アドレスに従って画面メ
モリ２から読出された文字コードはレジスタ５でランチ
され、キャラクタジェネレータメモリ３のアドレスとな
る。キャラクタジェネレータメモリから読出された文字
パターンの各ビットは、レジスタ１８を経て、演算回路
２１ａ、２１ｂ、−，２１ｈにそれぞれ送られる。
一方、表示アドレスに従って画面メモリ４から続出され
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを°調整した後、アトリビュートコー
ド信号線１４を経てメモリ１９に入力される。また、制
御回路１からは、表示制御信号線１３を経てアトリビュ
ート制御に必要な信号がメモリ１９に入力される。メモ
リはアトリビュートコード信号線１４と表示制御信号線
１３とをアドレスとして、格納されているデータを読み
出し、データ線２０に出力する。これらデータのうち文
字パターンの変換に必要なデータは、演算回路２１ａ、
２１ｂ、−，２１ｈに入力され、各演算回路においてキ
ャラクタジェネレータメモリ３からの文字パターンを１
ビット単位で制御する。各演算回路の出力はタイミング
変換回路２２に入力され、タイミング変換回路２２にお
いて表示器に適した信号に変換される。この場合、表示
器はＣＲＴであるので、タイミング変換回路２２は、複
数ビットの並列データを直列の１ビツトデータに変換す
る。変換後のデータは論理回路２４に入力され、このデ
ータによりリードオンリメモリ１９からＣジメタ２３を
経て入力されるアトリビュート制御の加えられた緑、赤
、青の信号をゲートして駆動回路１０に入力させ、ＣＲ
Ｔｌｌを駆動する。
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを°調整した後、アトリビュートコー
ド信号線１４を経てメモリ１９に入力される。また、制
御回路１からは、表示制御信号線１３を経てアトリビュ
ート制御に必要な信号がメモリ１９に入力される。メモ
リはアトリビュートコード信号線１４と表示制御信号線
１３とをアドレスとして、格納されているデータを読み
出し、データ線２０に出力する。これらデータのうち文
字パターンの変換に必要なデータは、演算回路２１ａ、
２１ｂ、−，２１ｈに入力され、各演算回路においてキ
ャラクタジェネレータメモリ３からの文字パターンを１
ビット単位で制御する。各演算回路の出力はタイミング
変換回路２２に入力され、タイミング変換回路２２にお
いて表示器に適した信号に変換される。この場合、表示
器はＣＲＴであるので、タイミング変換回路２２は、複
数ビットの並列データを直列の１ビツトデータに変換す
る。変換後のデータは論理回路２４に入力され、このデ
ータによりリードオンリメモリ１９からＣジメタ２３を
経て入力されるアトリビュート制御の加えられた緑、赤
、青の信号をゲートして駆動回路１０に入力させ、ＣＲ
Ｔｌｌを駆動する。
以上の実施例では表示器がＣＲＴの場合について述べた
が、本発明はＣＲＴに限定されることなく、液晶やプラ
ズマ表示器等についても実施可能であることは勿論であ
る。
が、本発明はＣＲＴに限定されることなく、液晶やプラ
ズマ表示器等についても実施可能であることは勿論であ
る。
以上説明したように、本発明は、従来、結線回路によっ
て実現していたアトリビュート合成回路を中央処理装置
から変更可能なメモリを採用したプログラム方式にする
ことにより、アトリビュート機能の変更を容易にし、例
えば文字表示装置の種類が異なりアトリビュートの機能
が異なる場合でも、メモリのみを変更することにより各
種のアトリビュートが実現可能で、装置設計の効率化が
図れるという効果がある。
て実現していたアトリビュート合成回路を中央処理装置
から変更可能なメモリを採用したプログラム方式にする
ことにより、アトリビュート機能の変更を容易にし、例
えば文字表示装置の種類が異なりアトリビュートの機能
が異なる場合でも、メモリのみを変更することにより各
種のアトリビュートが実現可能で、装置設計の効率化が
図れるという効果がある。
また、中央処理装置が随時アトリビュートを変更するこ
とが可能であるため、アトリビュートの異なる機種間で
のシミュレーションも可能になるという効果がある。
とが可能であるため、アトリビュートの異なる機種間で
のシミュレーションも可能になるという効果がある。
第１図は本発明の一実施例の構＊図、
第２図は第１図の演算回路の一例の構成図、第３図は第
１図のメモリ変更回路の一例の構成図、 第４図は従来装置の構成図である。 １・・・・・表示制御回路 ２・・・・・文字コード画面メモリ ３・・・・・キャラクタジェネレータメモリ４・・・・
・アトリビュートコード画面メモリ５．８，９．１８．
２３・・レジスタ ６・・・・・アドレスバス線 ７．２２・・タイミング変換回路 １０・・・・駆動回路 １１・・・・ＣＲＴ １２・・・・同期信号線 １３・・・・制御信号線 １４・・・・アトリビュートコード信号線１５・・・・
ＡＮＤ回路 １６・・・・アトリビュート合成回路 １７・・・・ＯＲ回路 １９・・・・メモリ ２０・・・・メモリデータ線 ２１・・・・演算回路 ２４・・・・論理回路 ２５・・・・中央処理装置 ２６・・・・メモリ変更回路 ２７・・・・マルチプレクサ ３１・・・・制御信号発生回路
１図のメモリ変更回路の一例の構成図、 第４図は従来装置の構成図である。 １・・・・・表示制御回路 ２・・・・・文字コード画面メモリ ３・・・・・キャラクタジェネレータメモリ４・・・・
・アトリビュートコード画面メモリ５．８，９．１８．
２３・・レジスタ ６・・・・・アドレスバス線 ７．２２・・タイミング変換回路 １０・・・・駆動回路 １１・・・・ＣＲＴ １２・・・・同期信号線 １３・・・・制御信号線 １４・・・・アトリビュートコード信号線１５・・・・
ＡＮＤ回路 １６・・・・アトリビュート合成回路 １７・・・・ＯＲ回路 １９・・・・メモリ ２０・・・・メモリデータ線 ２１・・・・演算回路 ２４・・・・論理回路 ２５・・・・中央処理装置 ２６・・・・メモリ変更回路 ２７・・・・マルチプレクサ ３１・・・・制御信号発生回路
Claims (1)
- （１）表示制御回路と、この表示制御回路よりアドレス
が入力される文字コード画面メモリと、この文字コード
画面メモリから読出された文字コードをアドレスとする
キャラクタジェネレータメモリと、前記表示制御回路よ
りアドレスが入力されるアトリビュートコード画面メモ
リと、前記アトリビュートコード画面メモリから読出さ
れたアトリビュートコードと前記表示制御回路からの制
御信号とをアドレスとするメモリと、前記キャラクタジ
ェネレータメモリより読出された文字パターンを、前記
メモリより読出されたデータに基づいて１ビット単位で
制御する演算回路と、この演算回路の出力を表示器のタ
イミングに合わせて変換するタイミング変換回路と、前
記メモリのアトリビュート制御されたデータを前記タイ
ミング変換回路の出力でゲートし表示器駆動回路に入力
する論理回路と、前記メモリの内容を中央処理装置から
の命令に基づいて変更するメモリ変更回路とを備えるこ
とを特徴とする文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030629A JPS61190389A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030629A JPS61190389A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190389A true JPS61190389A (ja) | 1986-08-25 |
Family
ID=12309140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030629A Pending JPS61190389A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226778A (ja) * | 1987-03-16 | 1988-09-21 | Sony Corp | メモリ装置 |
-
1985
- 1985-02-20 JP JP60030629A patent/JPS61190389A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226778A (ja) * | 1987-03-16 | 1988-09-21 | Sony Corp | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156358A (ja) | バスコンバータ | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPS5925254B2 (ja) | デイジタル・デ−タ処理装置 | |
| JPH0342732A (ja) | 半導体集積回路 | |
| KR0147703B1 (ko) | 피씨아이 버스에서 플러그/플레이를 위한 배치회로 | |
| JPS61190389A (ja) | 文字表示装置 | |
| KR100242462B1 (ko) | 인덱싱 매카니즘을 이용한 입/출력 어드레스 매핑장치 | |
| JPS61190388A (ja) | 文字表示装置 | |
| JPS59101089A (ja) | メモリ回路 | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JPH0432592B2 (ja) | ||
| KR950005229B1 (ko) | 그래픽 모드의 택스트 생성을 위한 실제 어드레스 발생기 | |
| JPS62229347A (ja) | 記憶回路アクセス装置 | |
| JPH0337886A (ja) | メモリ書込制御回路 | |
| JPS58187989A (ja) | 表示メモリ回路 | |
| JPS61230192A (ja) | 表示装置におけるアトリビユ−ト制御装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPS60107694A (ja) | 文字図形表示装置 | |
| JPH03257504A (ja) | シーケンスコントローラ | |
| JPS60195588A (ja) | 表示制御装置 | |
| JPS61285550A (ja) | 論理シミユレ−シヨン方式 | |
| JPS63147193A (ja) | 表示制御装置 | |
| JPS61148558A (ja) | コンピユ−タのデ−タ入力方法 | |
| JPS59111686A (ja) | Ｃｒｔカラ−デイスプレイ装置 |