JPS601975B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS601975B2 JPS601975B2 JP52029382A JP2938277A JPS601975B2 JP S601975 B2 JPS601975 B2 JP S601975B2 JP 52029382 A JP52029382 A JP 52029382A JP 2938277 A JP2938277 A JP 2938277A JP S601975 B2 JPS601975 B2 JP S601975B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coupled
- transistor
- flip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Description
【発明の詳細な説明】
この発明はフリップ・フロップ回路を備えた発振回路に
関する。
関する。
従来、絶縁ゲート型電界効果トランジス外こより構成さ
れたＲ−Ｓフリツプ・フロツプを備えた発振回路が提供
されているが、この種発振回路は、前記フリッブ・フロ
ップ回路の切換動作ポイントが温度により変動するため
に、温度変化に応じて動作が影響を受け、発振周波数が
変動してしまうという欠点があった。
れたＲ−Ｓフリツプ・フロツプを備えた発振回路が提供
されているが、この種発振回路は、前記フリッブ・フロ
ップ回路の切換動作ポイントが温度により変動するため
に、温度変化に応じて動作が影響を受け、発振周波数が
変動してしまうという欠点があった。
この発明の目的は温度補償され発振周波数が安定化され
たところの発振回路を提供することである。
たところの発振回路を提供することである。
以下、図面を参照してこの発明の一実施例に係る発振回
路を説明する。
路を説明する。
第１図において破線１内に示されていろは、発振周波数
の温度変化による変動を補償するためのＲ−Ｓフリツプ
・フロップ集積回路Ｂである。
の温度変化による変動を補償するためのＲ−Ｓフリツプ
・フロップ集積回路Ｂである。
このフリツプ・フロツプ回路Ｂは、ドレイン電極Ｄが負
荷トランジスタＴ２およびＴ３のゲート電極に結合され
、ゲート電極が電源電圧Ｕ。。に結合された絶縁ゲート
型電界効果トランジスタ（ＩＧＦＥＴ）ＴＩを備えてい
る。このＲ−Ｓフリツプ・フロツプ回路はトランジスタ
Ｔ２およびＴ９により構成されるィンバータおよびトラ
ンジスタＴ３およびＴＩＯ‘こより構成されるィンバー
タと共同して発振器を構成する。このＲ−Ｓフリツプ・
フロップ回路は相互に並列結合され、かつ電気的に交差
結合されたところの、対を成すＩＧＦＥＴＴ４，Ｔ５，
Ｔ６，およびＴ７により構成されている。
荷トランジスタＴ２およびＴ３のゲート電極に結合され
、ゲート電極が電源電圧Ｕ。。に結合された絶縁ゲート
型電界効果トランジスタ（ＩＧＦＥＴ）ＴＩを備えてい
る。このＲ−Ｓフリツプ・フロツプ回路はトランジスタ
Ｔ２およびＴ９により構成されるィンバータおよびトラ
ンジスタＴ３およびＴＩＯ‘こより構成されるィンバー
タと共同して発振器を構成する。このＲ−Ｓフリツプ・
フロップ回路は相互に並列結合され、かつ電気的に交差
結合されたところの、対を成すＩＧＦＥＴＴ４，Ｔ５，
Ｔ６，およびＴ７により構成されている。
対を成すＩＧＦＥＴへの蟹圧供Ｖ給は、ゲートが電源電
圧ＵＤ。に結合されたＩＧＦＥＴＴＩ ＩおよびＴ１
２により実行される。このＲ−Ｓフリツプ・フロツプ回
路の２入力端子は対応するＩＧＦＥＴのドレィン電極に
交差結合されていないゲート電極をもつＩＧＦＥＴＴ４
およびＴ７のゲート電極に対応しており、共通ポイント
に結合されている。
圧ＵＤ。に結合されたＩＧＦＥＴＴＩ ＩおよびＴ１
２により実行される。このＲ−Ｓフリツプ・フロツプ回
路の２入力端子は対応するＩＧＦＥＴのドレィン電極に
交差結合されていないゲート電極をもつＩＧＦＥＴＴ４
およびＴ７のゲート電極に対応しており、共通ポイント
に結合されている。
ＭＩＳＦＥＴＴ２およびＴ３のゲート電極は、Ｒ−Ｓフ
リップ・フロップ回路の発振周波数に対する温度補償を
行うためのＦＥＴＴＩのドレィン電極に結合されている
。
リップ・フロップ回路の発振周波数に対する温度補償を
行うためのＦＥＴＴＩのドレィン電極に結合されている
。
またＩＧＦＥＴＴ９およびＴＩＯのゲート電極は、ゲー
ト電極が交差結合されたトランジスタＴ５およびＴ６の
ゲート電極に結合されている。また、外部電極Ａは電源
電圧ラインＵ。。および接地ポイント間に結合されたと
ころの抵抗Ｒ３、可変抵抗Ｒ４および抵抗Ｒ２により構
成された分圧回路と「 この分圧回路の出力端子および
トランジスタＴＩのドレイン間に結合された可変抵抗Ｒ
Ｉとにより形成される。この発振回路において、Ｒ−Ｓ
フリップ・フロツプ回路の入力端子にはキヤパシタＣ＾
およびＣＢをそれぞれ含む充電回路から信号が供給され
る。
ト電極が交差結合されたトランジスタＴ５およびＴ６の
ゲート電極に結合されている。また、外部電極Ａは電源
電圧ラインＵ。。および接地ポイント間に結合されたと
ころの抵抗Ｒ３、可変抵抗Ｒ４および抵抗Ｒ２により構
成された分圧回路と「 この分圧回路の出力端子および
トランジスタＴＩのドレイン間に結合された可変抵抗Ｒ
Ｉとにより形成される。この発振回路において、Ｒ−Ｓ
フリップ・フロツプ回路の入力端子にはキヤパシタＣ＾
およびＣＢをそれぞれ含む充電回路から信号が供給され
る。
例えばいま、キャパシタＣＡおよびＣＢの充電電圧がＯ
Ｖ、トランジスタＴ５およびＴ６のゲート電圧が夫々低
および高レベルにセットされているとする。この状態下
においては、トランジスタＴ６およびＴＩＯが導通され
ておりトランジスタＴ５およびＴ９は非導適状態にあり
、キャパシタＣＡは、トランジスタＴ２およびキヤパシ
タＣＡにより定められる時定数に従って充電されること
になる。このキャパシタＣＡの充電電圧が所定レベルに
達すると、トランジスタＴ４が導通される。これにより
トランジスタＴ６およびＴＩＯが非導通となる。このト
ランジスタＴ６の非導通によりトランジスタＴ５および
Ｔ９のゲートに高電圧が印加されこれらのトランジスタ
は導適する。従って、キヤパシタＣＡがトランジスタＴ
９を介して放電され、トランジスタＴ４が非導通となる
。またこの時、キヤパシタＣＢがトランジスタＴ３およ
びこのキャパシタＣＢいより定められる時定数で充電さ
れ、このキャパシタＣＢの充電電圧が所定レベルに達す
るとトランジスタＴ７が導通される。これによりトラン
ジスタＴ５およびＴ９が非導通となり、キャパシタＣＡ
が再び充電され始める。同様の動作が繰返して実行され
ることにより、発振動作が得られる。この発振回路の発
振周波数は外部電源ＡからトランジスタＴＩのドレィン
電極に与えられる制御信号により制御される。こうして
、ＲＣ回路の時定数が変更され、フリップ・フロップ回
路の状態切換ポイントが制御される。トランジスタＴＩ
のないＲ−Ｓフリツプ・フロップ回路の温度変化による
発振周波数の変動率△ｆ／ｆｏは温度変化幅Ｔｕが２０
ｏ０なし、し７０℃においては約２０％となる。
Ｖ、トランジスタＴ５およびＴ６のゲート電圧が夫々低
および高レベルにセットされているとする。この状態下
においては、トランジスタＴ６およびＴＩＯが導通され
ておりトランジスタＴ５およびＴ９は非導適状態にあり
、キャパシタＣＡは、トランジスタＴ２およびキヤパシ
タＣＡにより定められる時定数に従って充電されること
になる。このキャパシタＣＡの充電電圧が所定レベルに
達すると、トランジスタＴ４が導通される。これにより
トランジスタＴ６およびＴＩＯが非導通となる。このト
ランジスタＴ６の非導通によりトランジスタＴ５および
Ｔ９のゲートに高電圧が印加されこれらのトランジスタ
は導適する。従って、キヤパシタＣＡがトランジスタＴ
９を介して放電され、トランジスタＴ４が非導通となる
。またこの時、キヤパシタＣＢがトランジスタＴ３およ
びこのキャパシタＣＢいより定められる時定数で充電さ
れ、このキャパシタＣＢの充電電圧が所定レベルに達す
るとトランジスタＴ７が導通される。これによりトラン
ジスタＴ５およびＴ９が非導通となり、キャパシタＣＡ
が再び充電され始める。同様の動作が繰返して実行され
ることにより、発振動作が得られる。この発振回路の発
振周波数は外部電源ＡからトランジスタＴＩのドレィン
電極に与えられる制御信号により制御される。こうして
、ＲＣ回路の時定数が変更され、フリップ・フロップ回
路の状態切換ポイントが制御される。トランジスタＴＩ
のないＲ−Ｓフリツプ・フロップ回路の温度変化による
発振周波数の変動率△ｆ／ｆｏは温度変化幅Ｔｕが２０
ｏ０なし、し７０℃においては約２０％となる。
この値は各トランジスタのスレショルド電圧およびチャ
ージ・キャリアの移動度の温度依存性により左右される
。この場合においては、主としてチャージ・キャリアの
移動度の温度依存性により大きく左右される。トランジ
スタＴＩを使用していない場合、すなわち温度補償機能
がない場合には、温度上昇に応じて、トランジスタＴ２
およびＴ３を流れる電流１が減少し、キャパシ夕ＣへＣ
Ｂの充電速度が遅くなりＲ−Ｓフリップ・フロップ回路
の状態切換タイミングが遅延される。
ージ・キャリアの移動度の温度依存性により左右される
。この場合においては、主としてチャージ・キャリアの
移動度の温度依存性により大きく左右される。トランジ
スタＴＩを使用していない場合、すなわち温度補償機能
がない場合には、温度上昇に応じて、トランジスタＴ２
およびＴ３を流れる電流１が減少し、キャパシ夕ＣへＣ
Ｂの充電速度が遅くなりＲ−Ｓフリップ・フロップ回路
の状態切換タイミングが遅延される。
この結果、この発振回路の発振周波数は減少方向に変化
する。しかしながら温度補償用トランジスタＴＩを使用
した場合には、温度上昇時においてトランジスタＴＩの
ドレィン電圧が上昇し、トランジスタＴ２およびＴ３の
ゲート電圧を上昇させるので、これらのトランジスタＴ
２およびＴ３を流れる電流１の減少が補償される。外部
電極Ａの内部抵抗を適当に選定することにより発振周波
数の変動を極小に抑えることが可能である。例えばこの
外部電源Ａの内部抵抗を、トランジスタＴＩのソースお
よびドレイン間抵抗と同じオーダーに選定することによ
り、２０午○ないし７０ｏｏの周囲温度変化に対して周
波数変動を約２％以内に抑えられることが実験により確
認された。第１図においては外部電源は可変抵抗ＲＩお
よび電源電圧ラインＵ。
する。しかしながら温度補償用トランジスタＴＩを使用
した場合には、温度上昇時においてトランジスタＴＩの
ドレィン電圧が上昇し、トランジスタＴ２およびＴ３の
ゲート電圧を上昇させるので、これらのトランジスタＴ
２およびＴ３を流れる電流１の減少が補償される。外部
電極Ａの内部抵抗を適当に選定することにより発振周波
数の変動を極小に抑えることが可能である。例えばこの
外部電源Ａの内部抵抗を、トランジスタＴＩのソースお
よびドレイン間抵抗と同じオーダーに選定することによ
り、２０午○ないし７０ｏｏの周囲温度変化に対して周
波数変動を約２％以内に抑えられることが実験により確
認された。第１図においては外部電源は可変抵抗ＲＩお
よび電源電圧ラインＵ。
Ｄおよび接地ライン間に直列に結合された抵抗Ｒ２，Ｒ
３および可変抵抗Ｒ４により構成された分圧回路により
形成されているが、第２図に示すように抵抗Ｒ３を省略
してもよい。第３図は、第２図に示す分圧回路において
、Ｒ，＝１桃○，２４ｋ○，２７ｋＯおよび３０ｋＱと
し、電源電圧Ｕ。
３および可変抵抗Ｒ４により構成された分圧回路により
形成されているが、第２図に示すように抵抗Ｒ３を省略
してもよい。第３図は、第２図に示す分圧回路において
、Ｒ，＝１桃○，２４ｋ○，２７ｋＯおよび３０ｋＱと
し、電源電圧Ｕ。
。＝１９．５Ｖ，Ｒ４＝球０、およびＲ２＝１０ｋ○と
した場合における、Ｒ−Ｓフリツプ・フロツフ。回路の
発振周波数の温度補償を示す。制御電圧は抵抗Ｒ４によ
り制御される。第３図において、発振周波数は２．小伍
ｚで、周囲温度Ｔｕ℃に対する周波数動△ＦＫＨを示す
。電源電圧Ｕ。
した場合における、Ｒ−Ｓフリツプ・フロツフ。回路の
発振周波数の温度補償を示す。制御電圧は抵抗Ｒ４によ
り制御される。第３図において、発振周波数は２．小伍
ｚで、周囲温度Ｔｕ℃に対する周波数動△ＦＫＨを示す
。電源電圧Ｕ。
。を変えることにより、発振周波数の温度補償度が変更
される。使用したＩＧＦＥＴＴＩのドレインおよびソー
ス間抵抗は４０ｋ○である。この値はＫ＝Ｗ／Ｌ＝０．
３とすることにより与えられる。ここで、Ｗはチャンネ
ル幅で、Ｌはチャンネル長である。
される。使用したＩＧＦＥＴＴＩのドレインおよびソー
ス間抵抗は４０ｋ○である。この値はＫ＝Ｗ／Ｌ＝０．
３とすることにより与えられる。ここで、Ｗはチャンネ
ル幅で、Ｌはチャンネル長である。
第１図はこの発明の一実施例に係る発振回路の説明図、
第２図は第１図に使用された電源回路の変形例、第３図
は第１図の発振回路の電源回路として第２図の電源回路
を使用した場合におけるこの発振回路の発振周波数に対
する温度補償の説明図である。 ＣＡ，ＣＢ・・…・キヤパシタ、Ｔ１・・・・・・温度
補償用トランジスタ、Ｔ２，Ｔ３……負荷トランジスタ
、Ｔ４なし、しＴ７…・・・フリツプ・フロップ回路用
トランジスタ、ＲＩないしＲ４・・・・・・分圧回路用
抵抗。 Ｆｉ９１ Ｆｉ９２ Ｆｉｇ３
第２図は第１図に使用された電源回路の変形例、第３図
は第１図の発振回路の電源回路として第２図の電源回路
を使用した場合におけるこの発振回路の発振周波数に対
する温度補償の説明図である。 ＣＡ，ＣＢ・・…・キヤパシタ、Ｔ１・・・・・・温度
補償用トランジスタ、Ｔ２，Ｔ３……負荷トランジスタ
、Ｔ４なし、しＴ７…・・・フリツプ・フロップ回路用
トランジスタ、ＲＩないしＲ４・・・・・・分圧回路用
抵抗。 Ｆｉ９１ Ｆｉ９２ Ｆｉｇ３
Claims (1)
- 【特許請求の範囲】 １ 第１および第２入力端子ともつＲ−Ｓフリツプ・フ
ロツプ回路と、このＲ−Ｓフリツプ・フロツプ回路の第
１および第２入力端子をそれぞれ接地ポイントに結合す
る第１および第２キヤパシタと、前記Ｒ−Ｓフリツプ・
フロツプ回路の第１および第２入力端子をそれぞれ制御
するための負荷トランジスタをもつ第１および第２イン
バータ回路と、ソース電極が接地ポイントに結合され、
ゲート電極が電源端子に結合され、ドレイン電極が前記
負荷トランジスタのゲート電極および外部電極に結合さ
れ、ドレインおよびソース電極間の抵抗がこの外部電極
の内部抵抗と同じオーダーの値をもつところのトランジ
スタを備えた発振回路。 ２ 前記外部電源は前記電源端子および接地ポイント間
に結合された抵抗性分圧回路を含むことを特徴とする特
許請求範囲第１項記載の発振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2613421.4 | 1976-03-30 | ||
| DE19762613421 DE2613421C2 (de) | 1976-03-30 | Oszillatorschaltung mit integrierten Isolierschicht-Feldeffekttransistoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52119153A JPS52119153A (en) | 1977-10-06 |
| JPS601975B2 true JPS601975B2 (ja) | 1985-01-18 |
Family
ID=5973789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52029382A Expired JPS601975B2 (ja) | 1976-03-30 | 1977-03-18 | 発振回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4066982A (ja) |
| JP (1) | JPS601975B2 (ja) |
| FR (1) | FR2346902A1 (ja) |
| GB (1) | GB1529115A (ja) |
| IT (1) | IT1084916B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4340871A (en) * | 1979-09-14 | 1982-07-20 | Texas Instruments Incorporated | Low power oscillator having clamping transistors across its timing capacitors |
| EP1049256A1 (en) | 1999-04-30 | 2000-11-02 | STMicroelectronics S.r.l. | Low supply voltage oscillator circuit, particularly of the CMOS type |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708757A (en) * | 1971-07-07 | 1973-01-02 | Gen Instrument Corp | Oscillator loop including two double valued mosfet delay networks |
| US4015219A (en) * | 1974-01-16 | 1977-03-29 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
| US3975649A (en) * | 1974-01-16 | 1976-08-17 | Hitachi, Ltd. | Electronic circuit using field effect transistor with compensation means |
| GB1494491A (en) * | 1974-01-16 | 1977-12-07 | Hitachi Ltd | Compensation means in combination with a pulse generator circuit utilising field effect transistors |
| US3995232A (en) * | 1975-05-02 | 1976-11-30 | National Semiconductor Corporation | Integrated circuit oscillator |
-
1977
- 1977-03-11 US US05/776,674 patent/US4066982A/en not_active Expired - Lifetime
- 1977-03-18 JP JP52029382A patent/JPS601975B2/ja not_active Expired
- 1977-03-21 IT IT21423/77A patent/IT1084916B/it active
- 1977-03-22 GB GB11956/77A patent/GB1529115A/en not_active Expired
- 1977-03-30 FR FR7709495A patent/FR2346902A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| IT1084916B (it) | 1985-05-28 |
| JPS52119153A (en) | 1977-10-06 |
| GB1529115A (en) | 1978-10-18 |
| FR2346902B1 (ja) | 1983-02-25 |
| DE2613421B1 (de) | 1977-07-07 |
| US4066982A (en) | 1978-01-03 |
| FR2346902A1 (fr) | 1977-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3676801A (en) | Stabilized complementary micro-power square wave oscillator | |
| US4891609A (en) | Ring oscillator | |
| US3855549A (en) | Circuit, such as cmos crystal oscillator, with reduced power consumption | |
| US5694090A (en) | Voltage and temperature compensated oscillator frequency stabilizer | |
| CA1046143A (en) | Electronic circuit using field effect transistor with compensation means | |
| US4547749A (en) | Voltage and temperature compensated FET ring oscillator | |
| US3995232A (en) | Integrated circuit oscillator | |
| JPS6242283B2 (ja) | ||
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| JPH01161906A (ja) | 発振回路 | |
| JP2743853B2 (ja) | 電流源回路 | |
| US4001722A (en) | Integrated circuit relaxation oscillator | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| KR19980071635A (ko) | 반도체 회로 | |
| JP3186267B2 (ja) | クロック発生回路 | |
| JPS601975B2 (ja) | 発振回路 | |
| US4217505A (en) | Monostable multivibrator | |
| GB2084421A (en) | Oscillator Circuit With Low Current Consumption | |
| US3965442A (en) | CMOS oscillator | |
| JPH0254698B2 (ja) | ||
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US9065433B2 (en) | Capacitor charging circuit with low sub-threshold transistor leakage current | |
| KR960001076B1 (ko) | 발진 유도 회로 | |
| SU1661965A1 (ru) | Кварцевый генератор | |
| JP2543431B2 (ja) | Ｃｍｏｓ水晶発振回路 |