JPS6019820B2 - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS6019820B2 JPS6019820B2 JP7207180A JP7207180A JPS6019820B2 JP S6019820 B2 JPS6019820 B2 JP S6019820B2 JP 7207180 A JP7207180 A JP 7207180A JP 7207180 A JP7207180 A JP 7207180A JP S6019820 B2 JPS6019820 B2 JP S6019820B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- control information
- transfer
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明はデータ転送制御装置内で上位装置と下位装置と
の間で転送されるデータに対して制御情報の付加、分離
を容易に行なうことのできるデータ転送制御装置に関す
るものである。
の間で転送されるデータに対して制御情報の付加、分離
を容易に行なうことのできるデータ転送制御装置に関す
るものである。
従釆、データ転送制御装置内にデータバッファを有し、
上位装鷹と下位装置との間で転送されるデータの転送制
御を行なう場合、上位装置より転送されて来たデータに
対し制御装置内で識別情報（ｍ）、物理アドレス（ＰＡ
）、フラグ（Ｆ）等の制御情報を付加して下位装置にデ
ータを転送し、下位装置より転送されたデータから制御
情報を除去して上位装置にデータを転送することが行な
われている。
上位装鷹と下位装置との間で転送されるデータの転送制
御を行なう場合、上位装置より転送されて来たデータに
対し制御装置内で識別情報（ｍ）、物理アドレス（ＰＡ
）、フラグ（Ｆ）等の制御情報を付加して下位装置にデ
ータを転送し、下位装置より転送されたデータから制御
情報を除去して上位装置にデータを転送することが行な
われている。
従来の制御装清報を取扱う方法には以下の２方式がある
。第１の方式は上位装置と下位装置との間で転送される
データを取扱うための通常のデータバッファとは別に、
制御装置が転送データ中の制御情報を取扱うための専用
バッファを設けるものである。
。第１の方式は上位装置と下位装置との間で転送される
データを取扱うための通常のデータバッファとは別に、
制御装置が転送データ中の制御情報を取扱うための専用
バッファを設けるものである。
第２の方式は単一バッファとしてメモリを用い、上位装
置、下位装置とのそれぞれの転送のためのアドレスレジ
スタをもたせ、それらの初期値を制御することによって
制御装置が転送データ中の制御情報を取扱いうるように
したものである。しかし、前者は専用バッファに関連す
る構成が複雑化する欠点があり、後者はとくに滋気ディ
スク装置等のように上位装置との転送単位が論理データ
であるのに対し、下位装置では複数の物理データに分離
されることが多いから、この物理データに対し制御装置
が制御情報を付加、分離する必要がある場合はデータバ
ッファの制御が著しく複雑になるという欠点がある。本
発明の目的はデータ転送制御装置内で上位装置と下位装
置との間で転送されるデータに対して制御情報の不加、
分離を容易に行なうことのできるデータ転送制御装置を
提供することである。
置、下位装置とのそれぞれの転送のためのアドレスレジ
スタをもたせ、それらの初期値を制御することによって
制御装置が転送データ中の制御情報を取扱いうるように
したものである。しかし、前者は専用バッファに関連す
る構成が複雑化する欠点があり、後者はとくに滋気ディ
スク装置等のように上位装置との転送単位が論理データ
であるのに対し、下位装置では複数の物理データに分離
されることが多いから、この物理データに対し制御装置
が制御情報を付加、分離する必要がある場合はデータバ
ッファの制御が著しく複雑になるという欠点がある。本
発明の目的はデータ転送制御装置内で上位装置と下位装
置との間で転送されるデータに対して制御情報の不加、
分離を容易に行なうことのできるデータ転送制御装置を
提供することである。
前記目的を達成するため、本発明のデータ転送制御装置
は上位装置と下位装置間のデータ転送のためデータバッ
ファメモリと、上位装置または下位装置との間で転送さ
れるデータを前記データバッファメモリの格納および転
送するため、前記データバッファメモリをアクセスする
第１、第２のアドレスレジスタを具えたデータ転送制御
装置であって、前記データバッファメモリを第１および
第２の領域より構成し、該第３の領域は上位装置と下位
装置との間で転送されるデータを格納するとともに、前
記第１および第２のアドレスレジスタは当該第１の領域
のみアクセス可能に構成され、前記第２領域は該制御装
置内で発生する制御情報を転送データに付加して送出す
るために予め制御情報を格納するとともに、上位または
下位装置の一方より送出された転送データに含まれる制
御情報のうち上位または下位装置の他方に転送されない
制御情報のみを分離して格納するためのものであり、か
つ前記データバッファメモリの第２の領域に対し制御情
報の格納を行なうとともに第１よび第２の領域より制御
情報の送出を行なうため該第２の領域を含み該第１およ
び第２の領域をアクセスする第３のアドレスレジスタを
具えたことを特徴とするものである。
は上位装置と下位装置間のデータ転送のためデータバッ
ファメモリと、上位装置または下位装置との間で転送さ
れるデータを前記データバッファメモリの格納および転
送するため、前記データバッファメモリをアクセスする
第１、第２のアドレスレジスタを具えたデータ転送制御
装置であって、前記データバッファメモリを第１および
第２の領域より構成し、該第３の領域は上位装置と下位
装置との間で転送されるデータを格納するとともに、前
記第１および第２のアドレスレジスタは当該第１の領域
のみアクセス可能に構成され、前記第２領域は該制御装
置内で発生する制御情報を転送データに付加して送出す
るために予め制御情報を格納するとともに、上位または
下位装置の一方より送出された転送データに含まれる制
御情報のうち上位または下位装置の他方に転送されない
制御情報のみを分離して格納するためのものであり、か
つ前記データバッファメモリの第２の領域に対し制御情
報の格納を行なうとともに第１よび第２の領域より制御
情報の送出を行なうため該第２の領域を含み該第１およ
び第２の領域をアクセスする第３のアドレスレジスタを
具えたことを特徴とするものである。
以下本発明を実施例につき詳述するる。
前述の下位装置としてたとえば滋気ダィスク装置等の場
合、媒体上の物理レコードのデータの１部として、識別
データ（ｍ）、物理アドレス（ＰＡ）、フラグ（Ｆ）、
データ長（ＤＬ）等所要のデータが記録されており、こ
れらはデータ転送制御装置内で制御情報として必要とさ
れる。
合、媒体上の物理レコードのデータの１部として、識別
データ（ｍ）、物理アドレス（ＰＡ）、フラグ（Ｆ）、
データ長（ＤＬ）等所要のデータが記録されており、こ
れらはデータ転送制御装置内で制御情報として必要とさ
れる。
これらの制御情報はライト動作時に上位装置から送られ
てくるものと、制御装置内で発生されるものとがあり、
またリード動作時に上位装置には送る必要のないものと
、上位装置にも送るものとがある。本発明ではデータバ
ッファメモリを２つの領域に分けデータバッファの第１
の領域へのアクセス手段として、上位装置専用の第１の
アドレスレジスタ、下位装置側専用の第２のアドレスレ
ジスタとを用意し、データバッファの第２の領域へのア
クセス手段として制御装置および上位装置、下位装置の
使用することのできる第３のアドレスレジスタと用意し
、通常のデータ転送では前記第１、第２のアドレスレジ
スタを使用し、制御情報の格納および転送時には第３の
アドレスレジスタを使用することにより制御装置内にお
ける前記制御情報の取扱いを効率良く行なうようにした
ものである。第１図は本発明の要部であるデータ転送制
御装置の実施例の構成を示す説明である。
てくるものと、制御装置内で発生されるものとがあり、
またリード動作時に上位装置には送る必要のないものと
、上位装置にも送るものとがある。本発明ではデータバ
ッファメモリを２つの領域に分けデータバッファの第１
の領域へのアクセス手段として、上位装置専用の第１の
アドレスレジスタ、下位装置側専用の第２のアドレスレ
ジスタとを用意し、データバッファの第２の領域へのア
クセス手段として制御装置および上位装置、下位装置の
使用することのできる第３のアドレスレジスタと用意し
、通常のデータ転送では前記第１、第２のアドレスレジ
スタを使用し、制御情報の格納および転送時には第３の
アドレスレジスタを使用することにより制御装置内にお
ける前記制御情報の取扱いを効率良く行なうようにした
ものである。第１図は本発明の要部であるデータ転送制
御装置の実施例の構成を示す説明である。
同図はデータ転送制御装置のデータバッファの構成を示
し、バッファレジスタ１は２５６バイトの容量をもつメ
モリである。
し、バッファレジスタ１は２５６バイトの容量をもつメ
モリである。
アドレスレジスタ２は上位装置たとえば主記憶装置との
データ転送に使用され、バッファレジスタの１２８バイ
ト分の領域をアクセスする。アドレスレジスタ４は下位
装置たとえば滋気ディスク装置との転送に使用され、バ
ッファレジスタ１のアドレスレジスタ２の１２８ゞィト
分のメモ川こ対応してアクセスする。従って通常のデー
タ転送においてはバッファレジスタ１の１２８バイト分
の領域がデータバッファとして使用される。アドレスレ
ジス夕３は本発明の要部となるもので、バッファレジス
タ１の２５６バイト全域についてアクセス可能であり、
制御装置からのバッファのアクセスおよび下位装置から
のアクセスに使用される。アドレスレジスタ３の使用は
上位装置からも可能とすることはできるが、本実施例で
は理解を簡単にするために上位装置側からの使用はない
ものとする。従って、下位装置側からのアクセスに当っ
てはアドレスレジスタ３または４の何れを使用するかの
指示がなされる。またアドレスレジスタ２，３，４はカ
ウンタより構成され、プリセットされた値よりアクセス
終了時には歩進される。上位装置から下位装置へのデー
タ転送においては、バス５を介して上位装置から送られ
てきたデータがアドレスレジスタ２で指定されるバッフ
ァメモリ１の記憶位置に順次格納され、下位装置からの
データ要求に従ってアドレスレジスタ４で指定される記
憶位置からバス６を介して転送すべきデータを取出し下
位装置に送出する。
データ転送に使用され、バッファレジスタの１２８バイ
ト分の領域をアクセスする。アドレスレジスタ４は下位
装置たとえば滋気ディスク装置との転送に使用され、バ
ッファレジスタ１のアドレスレジスタ２の１２８ゞィト
分のメモ川こ対応してアクセスする。従って通常のデー
タ転送においてはバッファレジスタ１の１２８バイト分
の領域がデータバッファとして使用される。アドレスレ
ジス夕３は本発明の要部となるもので、バッファレジス
タ１の２５６バイト全域についてアクセス可能であり、
制御装置からのバッファのアクセスおよび下位装置から
のアクセスに使用される。アドレスレジスタ３の使用は
上位装置からも可能とすることはできるが、本実施例で
は理解を簡単にするために上位装置側からの使用はない
ものとする。従って、下位装置側からのアクセスに当っ
てはアドレスレジスタ３または４の何れを使用するかの
指示がなされる。またアドレスレジスタ２，３，４はカ
ウンタより構成され、プリセットされた値よりアクセス
終了時には歩進される。上位装置から下位装置へのデー
タ転送においては、バス５を介して上位装置から送られ
てきたデータがアドレスレジスタ２で指定されるバッフ
ァメモリ１の記憶位置に順次格納され、下位装置からの
データ要求に従ってアドレスレジスタ４で指定される記
憶位置からバス６を介して転送すべきデータを取出し下
位装置に送出する。
これらのデータ中に制御装置が必要とする制御情報が含
まれている時、制御装置はそのバイト位置を示すアドレ
スレジスタ３にセットし、バッファ領域（０〜１２７バ
イト）から取出す。また、上位装置から送られてはこな
いが、下位装置に対しては送出しなければならないデー
外こついてはあらかじめ制御装置がアドレスレジスタ３
を使用し、バッファメモリーの通常の１２８ゞィト領域
とは別の領域（１２８バイト以下）にセットしておき、
該データの送出タイミングでは下位装置がアドレスレジ
スタ３を指定して該バッファ領域をアクセスするように
する。下位装置から上位装置へのデータ転送はバス７お
よび８を使用し、上記と逆の方向に行なわれる。
まれている時、制御装置はそのバイト位置を示すアドレ
スレジスタ３にセットし、バッファ領域（０〜１２７バ
イト）から取出す。また、上位装置から送られてはこな
いが、下位装置に対しては送出しなければならないデー
外こついてはあらかじめ制御装置がアドレスレジスタ３
を使用し、バッファメモリーの通常の１２８ゞィト領域
とは別の領域（１２８バイト以下）にセットしておき、
該データの送出タイミングでは下位装置がアドレスレジ
スタ３を指定して該バッファ領域をアクセスするように
する。下位装置から上位装置へのデータ転送はバス７お
よび８を使用し、上記と逆の方向に行なわれる。
ただし、下位装置からのデータのうち上位装置に送る必
要のないデータについては下位装置からのアクセス時に
アドレスレジスタ３を使用するようにし、アドレスレジ
スタのみでアクセス可能な領域に格納することにより、
後で制御情報としての使用を可能とする。第２図および
第３図は本発明を下位の入出力装置として滋気ディスク
装置を用いた場合の実施例説明図である。
要のないデータについては下位装置からのアクセス時に
アドレスレジスタ３を使用するようにし、アドレスレジ
スタのみでアクセス可能な領域に格納することにより、
後で制御情報としての使用を可能とする。第２図および
第３図は本発明を下位の入出力装置として滋気ディスク
装置を用いた場合の実施例説明図である。
第２図は、第１図のバッファメモリ１に第３図−上部の
滋気ディスク装置媒体上のデータを上位装置に転送終了
した時のバッファメモリの状態の１例を示したものであ
る。その他のアドレスレジスタ（ＭＡ）２（ＩＡ）４，
（ＣＡ）３は第１図の同番号と同じ機能を有する。第３
図上部は滋気ディスク媒体から転送されるデータの１例
であり、図示の１２バイトのデータ（ＩＤ〜ＤＬ）がデ
ィスク装置から制御装置に送られ、この内後部８バイト
のデータ（Ｃ〜ＤＬ）は上位装置に対して転送される。
滋気ディスク装置媒体上のデータを上位装置に転送終了
した時のバッファメモリの状態の１例を示したものであ
る。その他のアドレスレジスタ（ＭＡ）２（ＩＡ）４，
（ＣＡ）３は第１図の同番号と同じ機能を有する。第３
図上部は滋気ディスク媒体から転送されるデータの１例
であり、図示の１２バイトのデータ（ＩＤ〜ＤＬ）がデ
ィスク装置から制御装置に送られ、この内後部８バイト
のデータ（Ｃ〜ＤＬ）は上位装置に対して転送される。
第３図下部のＣＡ，ｌＡＭＡは各データの転送タイミン
グ毎の第２図の３つのアドレスレジスタ３，４，２のそ
れぞれの歩進状態を示す。
グ毎の第２図の３つのアドレスレジスタ３，４，２のそ
れぞれの歩進状態を示す。
すなわち、最初の４バイトの転送時にはアドレスレジス
夕（ＣＡ）３が使用され、アドレス１２８〜１３１バイ
トの領域に前述のｍ，ＰＡ，Ｆ等の制御情報が格納され
る。
夕（ＣＡ）３が使用され、アドレス１２８〜１３１バイ
トの領域に前述のｍ，ＰＡ，Ｆ等の制御情報が格納され
る。
この領域は通常転送バッファとして使用される０〜１２
７バイトの領域外にあり、上位装置に転送されることな
く、また後続する実際の転送データ（ここでは８バイト
）が１２＆ゞィトを超える場合においても転送の進渉に
伴って重ね書きにより破壊されることもない。次に４バ
イトの転送終了後、下位装置側からのアクセスに使用さ
れるアドレスレジスタ（ＩＡ）４に切替えられ、アドレ
ス「０」から順にデータが格納される。
７バイトの領域外にあり、上位装置に転送されることな
く、また後続する実際の転送データ（ここでは８バイト
）が１２＆ゞィトを超える場合においても転送の進渉に
伴って重ね書きにより破壊されることもない。次に４バ
イトの転送終了後、下位装置側からのアクセスに使用さ
れるアドレスレジスタ（ＩＡ）４に切替えられ、アドレ
ス「０」から順にデータが格納される。
上位装置側は転送すべきデータが格納されたことをたと
えばアドレスレジスタ（ＭＡ）２とアドレスレジスタ（
ＩＡ）４の差分より知り、アドレスレジスタ（ＭＡ）２
を使用して上位装置への転送を開始する。なお図示して
いないが、下位装置側からのアクセスに際しての使用ア
ドレスレジスタの切替は、カウンタあるいは比較回路の
使用により容易に行なうことができる。
えばアドレスレジスタ（ＭＡ）２とアドレスレジスタ（
ＩＡ）４の差分より知り、アドレスレジスタ（ＭＡ）２
を使用して上位装置への転送を開始する。なお図示して
いないが、下位装置側からのアクセスに際しての使用ア
ドレスレジスタの切替は、カウンタあるいは比較回路の
使用により容易に行なうことができる。
実施例においては、上位装置側から前記第３のアドレス
レジスタの使用についてはとくに触れないが、下位装置
側からの使用方法と同じ手法により容易に組込むことが
可能となる。
レジスタの使用についてはとくに触れないが、下位装置
側からの使用方法と同じ手法により容易に組込むことが
可能となる。
以上説明したように、本発明によれば、データ転送制御
装置内で上位装置と下位装置とのの間で転送されるデー
タをアクセスするデータバッファ領域とは別の領域と、
これをアクセスするアドレスレジスタとを設けることに
より、転送データに対して制御情報の付加、分離を容易
に行なうことができる。
装置内で上位装置と下位装置とのの間で転送されるデー
タをアクセスするデータバッファ領域とは別の領域と、
これをアクセスするアドレスレジスタとを設けることに
より、転送データに対して制御情報の付加、分離を容易
に行なうことができる。
すなわち、複雑な制御を単一のデータバッファメモリ内
に制御情報の領域を別に設け、、この領域と通常のバッ
ファ領域とをアドレスレジスタ３〜５を用い簡単な論理
で指定する。このようにして上位装置と下位装置間のデ
ータの転送を行ない、かつ転送データに対し制御装置が
必要とする制御情報を簡単に付加、分離することが可能
となるものである。
に制御情報の領域を別に設け、、この領域と通常のバッ
ファ領域とをアドレスレジスタ３〜５を用い簡単な論理
で指定する。このようにして上位装置と下位装置間のデ
ータの転送を行ない、かつ転送データに対し制御装置が
必要とする制御情報を簡単に付加、分離することが可能
となるものである。
第１図は本発明の実施例の構成を示す説明図、第２図、
第３図は本発明を滋気ディスク制御装置に適用した実施
例の説明図であり、図中、１はデータバツフアメモリ、
２，３，４はアドレスレジスタ、５，６，７，８はデー
タバスを示す。 第１図第２図 第３図
第３図は本発明を滋気ディスク制御装置に適用した実施
例の説明図であり、図中、１はデータバツフアメモリ、
２，３，４はアドレスレジスタ、５，６，７，８はデー
タバスを示す。 第１図第２図 第３図
Claims (1)
- １ 上位装置と下位装置間のデータ転送のためデータバ
ツフアメモリと、上位装置または下位装置との間で転送
されるデータを前記データバツフアメモリに格納および
転送するため、前記データバツフアメモリをアクセスす
る第１、第２のアドレスレジスタを具えたデータ転送制
御装置であつて、前記データバツフアメモリを第１およ
び第２の領域より構成し、該第１の領域は上位装置と下
位装置との間で転送されるデータを格納するとともに、
前記第１および第２のアドレスレジスタは当該第１の領
域のみアクセス可能に構成され、前記第２領域は該制御
装置内で発生する制御情報を転送データに付加して送出
するために予め制御情報を格納するとともに、上位また
は下位装置の一方より送出された転送データ中に含まれ
る制御情報のうち上位または下位装置の他方に転送され
ない制御情報のみを分離して格納するためのものであり
、かつ前記データバツフアメモリの第２の領域に対し制
御情報の格納を行なうとともに第１および第２の領域よ
り制御情報の送出を行なうため該第２の領域を含み該第
１および第２の領域をアクセスする第３のアドレスレジ
スタを具えたことを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207180A JPS6019820B2 (ja) | 1980-05-29 | 1980-05-29 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7207180A JPS6019820B2 (ja) | 1980-05-29 | 1980-05-29 | デ−タ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168253A JPS56168253A (en) | 1981-12-24 |
| JPS6019820B2 true JPS6019820B2 (ja) | 1985-05-18 |
Family
ID=13478798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7207180A Expired JPS6019820B2 (ja) | 1980-05-29 | 1980-05-29 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019820B2 (ja) |
-
1980
- 1980-05-29 JP JP7207180A patent/JPS6019820B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56168253A (en) | 1981-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| JPS5833571B2 (ja) | ジヨウホウコウカンヨウツウシンロ | |
| US6112261A (en) | Data transferring system reading and temporarily storing a record until a length of the record is different from a defined record length parameter value | |
| JPS59151252A (ja) | 画像検索装置 | |
| JPH01125644A (ja) | データ転送装置 | |
| JP2784520B2 (ja) | ファイル転送装置 | |
| JP3825605B2 (ja) | データ処理装置 | |
| JP2569524B2 (ja) | 拡張記憶装置の仮想デイスク制御方式 | |
| JPH0133848B2 (ja) | ||
| JPS61100852A (ja) | デ−タ転送方式 | |
| JPH04157522A (ja) | 光ディスク制御装置のディレクトリ管理方式 | |
| JPH022440A (ja) | ファイル転送方式 | |
| JPH0546578B2 (ja) | ||
| JPS5985560A (ja) | フアイル管理装置 | |
| JPH02304641A (ja) | データ処理装置 | |
| JPS63224487A (ja) | デイジタルデ−タレコ−ダ制御装置 | |
| JPH0380470A (ja) | 記憶制御装置 | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPS5975351A (ja) | フロツピデイスクのイニシヤライズ方式 | |
| JPS6373458A (ja) | 共有メモリアクセス装置 | |
| JPH0124318B2 (ja) | ||
| JPS62108346A (ja) | プロセス間通信方式 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPS59121604A (ja) | デイスク情報読出し方式 | |
| JPH01295346A (ja) | データ破壊防止方式 |