JPS60201455A - リスト記憶装置 - Google Patents
リスト記憶装置Info
- Publication number
- JPS60201455A JPS60201455A JP59059010A JP5901084A JPS60201455A JP S60201455 A JPS60201455 A JP S60201455A JP 59059010 A JP59059010 A JP 59059010A JP 5901084 A JP5901084 A JP 5901084A JP S60201455 A JPS60201455 A JP S60201455A
- Authority
- JP
- Japan
- Prior art keywords
- list
- address
- sublist
- memory bank
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はデータを記憶する記憶装置に関し、特にリス
）（ｌｉｓｔ）構造のデータを複数のメモリバンクから
構成されるメモリ装置に記憶する場合のリスト記憶装置
に関するものである。
）（ｌｉｓｔ）構造のデータを複数のメモリバンクから
構成されるメモリ装置に記憶する場合のリスト記憶装置
に関するものである。
従来この種の装置として第１図に示すものがあった。図
において（１）はメモリ制御装置、（２）はリスト管理
テーブル、（３）は空領域テーブル、（４−１） 。
において（１）はメモリ制御装置、（２）はリスト管理
テーブル、（３）は空領域テーブル、（４−１） 。
（４−２） 、・・・（４−ｎ）はそれぞれメモリバン
ク、（５−１） 、 （５−２） 、・・・（５−ｎ）
はそれぞれアドレス信号線、（６−１） 、 （６−２
）、・・・（６−ｎ）はそれぞれデータ線である。
ク、（５−１） 、 （５−２） 、・・・（５−ｎ）
はそれぞれアドレス信号線、（６−１） 、 （６−２
）、・・・（６−ｎ）はそれぞれデータ線である。
次に第１図に示す装置の動作について説明する。
メモリ制御装置（１）を介してメモリバンク（４−１）
。
。
（４−２） 、・・・（４−ｎ）に対しリストの書込み
／読出しが行われるのであるが、第１図にはメモリバン
ク（４−１） 、 （４−２） 、・・・（４−ｎ）と
の間にメモリ制御装置（１）を介してリスト転送を行う
相手方の装置は図示してない。
／読出しが行われるのであるが、第１図にはメモリバン
ク（４−１） 、 （４−２） 、・・・（４−ｎ）と
の間にメモリ制御装置（１）を介してリスト転送を行う
相手方の装置は図示してない。
リストを格納する場合、すなわちリストをメモリ装置に
書込む場合は、データ及びそのデータの属するリスト名
が入力されると、メモリ制御装置（１）はリスト管理テ
ーブル（２）を検索してそのリストの先頭要素のアドレ
ス（最近に書込まれた要素のＡＸ アドレス）を取出してこれをポインタ部とし、入力され
たデータと上記ポインタ部とを合せてリストの要素を作
る。そのリストがリスト管理テーブル（２）に未登録の
場合はポインタ部としては“００・・・θ″をセットす
る。すなわち、その要素がリストの最初の要素であるこ
とを意味する。次に、空領域テーブル（３）を調べてこ
の要素を格納すべきアドレスを決定する。この場合、ア
ドレスは上位アドレスとしてのメモリバンク番号（仮に
ｉとする。
書込む場合は、データ及びそのデータの属するリスト名
が入力されると、メモリ制御装置（１）はリスト管理テ
ーブル（２）を検索してそのリストの先頭要素のアドレ
ス（最近に書込まれた要素のＡＸ アドレス）を取出してこれをポインタ部とし、入力され
たデータと上記ポインタ部とを合せてリストの要素を作
る。そのリストがリスト管理テーブル（２）に未登録の
場合はポインタ部としては“００・・・θ″をセットす
る。すなわち、その要素がリストの最初の要素であるこ
とを意味する。次に、空領域テーブル（３）を調べてこ
の要素を格納すべきアドレスを決定する。この場合、ア
ドレスは上位アドレスとしてのメモリバンク番号（仮に
ｉとする。
第１図に示す例では１≦ｉ りｎである）と下位アドレ
スとしてのメモリ内アドレス（仮にＡＤｉとする）に分
けられている。その要素を格納すべきアドレスが決定す
ると、メモリバンク（４−ｉ）に対しアドレス信号線（
５−ｉ）にアドレス信号ＡＤｉをセットし、上述のよう
にしてポインタ部が付加された要素をデータ線（６−ｉ
）にセットし、メモリバンク（４−ｉ）内のアドレス位
置ＡＤ、にこの要素を書込む。
スとしてのメモリ内アドレス（仮にＡＤｉとする）に分
けられている。その要素を格納すべきアドレスが決定す
ると、メモリバンク（４−ｉ）に対しアドレス信号線（
５−ｉ）にアドレス信号ＡＤｉをセットし、上述のよう
にしてポインタ部が付加された要素をデータ線（６−ｉ
）にセットし、メモリバンク（４−ｉ）内のアドレス位
置ＡＤ、にこの要素を書込む。
この書込みが終るとリスト管理テーブル（２）の当該リ
ストの先頭要素の格納アドレスの値を、令書込んだ要素
のアドレス（すなわち上位アドレスｉと下位アドレスＡ
Ｄｉによって構成されるアドレスで以下ｉ＋ＡＤ、で表
す）に更新する。
ストの先頭要素の格納アドレスの値を、令書込んだ要素
のアドレス（すなわち上位アドレスｉと下位アドレスＡ
Ｄｉによって構成されるアドレスで以下ｉ＋ＡＤ、で表
す）に更新する。
このリストの次のデータが続いて入力されると、メモリ
制御装置（ｌｌはリスト管理テーブル（２）を検索して
そのリストの先頭要素のアドレスを取出すが、この時は
ｉ ＋ＡＤｉが取出される筈である。このｌ十ＡＤ、を
ポインタ部として、入力されたデータと合せてリストの
要素を作夛、空領域テーブル（３）を調べてアドレスを
決定し、そのアドレス位置にこの要素を格納し、そのア
ドレスによってリスト管理テーブル（２）の当該リスト
の先頭要素の格納アドレスの値を更新し、このような動
作を繰返し行うことによってリストの格納を行う。
制御装置（ｌｌはリスト管理テーブル（２）を検索して
そのリストの先頭要素のアドレスを取出すが、この時は
ｉ ＋ＡＤｉが取出される筈である。このｌ十ＡＤ、を
ポインタ部として、入力されたデータと合せてリストの
要素を作夛、空領域テーブル（３）を調べてアドレスを
決定し、そのアドレス位置にこの要素を格納し、そのア
ドレスによってリスト管理テーブル（２）の当該リスト
の先頭要素の格納アドレスの値を更新し、このような動
作を繰返し行うことによってリストの格納を行う。
上述のようなポインタ部の決定方法から、リストの読出
しは書込みと逆順序で行われることが推察されるが、次
にリストを読出す場合の動作について述べる。読出すべ
きリスト名が人力されると、メモリ制御装置（１）はリ
スト管理テーブル（２）を検索しそのリストの先頭要素
（すなわち、そのリストについて最後に書込まれた要素
）のアドレスを得る。このアドレスがｊ ＋ ＡＤｊで
あったとする。ここにｊは上位アドレスとして当該リス
トが格納されているメモリバンクの番号を示し、ＡＤｊ
はメモリバンク内アドレスである。従って第１図に示す
例では１ ＜ｊ ＜ ｎである。
しは書込みと逆順序で行われることが推察されるが、次
にリストを読出す場合の動作について述べる。読出すべ
きリスト名が人力されると、メモリ制御装置（１）はリ
スト管理テーブル（２）を検索しそのリストの先頭要素
（すなわち、そのリストについて最後に書込まれた要素
）のアドレスを得る。このアドレスがｊ ＋ ＡＤｊで
あったとする。ここにｊは上位アドレスとして当該リス
トが格納されているメモリバンクの番号を示し、ＡＤｊ
はメモリバンク内アドレスである。従って第１図に示す
例では１ ＜ｊ ＜ ｎである。
メモリ制御装置（２）はアドレス信号線５−ｊ上にアド
レスＡＤｊをセットしてメモリバンク（４−ｊ）にアク
セスし、アドレス位置ＡＤｊの要素を読出す。
レスＡＤｊをセットしてメモリバンク（４−ｊ）にアク
セスし、アドレス位置ＡＤｊの要素を読出す。
この要素にはデータとポインタ部が入っており、このポ
インタ部は当該要素の１つ前に格納された要素のアドレ
スを示しているので、このポインタ部が次の要素を読出
すだめのアドレスとしてセットされる。また、読出しが
終った要素はメモリバンクから消去してもよい場合が多
く、このような場合には今読出したアドレスを空領域テ
ーブル（３）に加えて、このアドレス位置には新しく書
込みを行ってもよい（すなわちそのメモリ領域が解放さ
れている）ことを示す。以上のようにして、読出された
要素のポインタ部によって次の要素を読出し、ポインタ
部が００・・・Ｏ″である要素が読出されるまでこのよ
うな動作を繰返し、ポインタ部が００・・・０″の要素
はそのリストについて最初に格納されたデータであるこ
とを示すので、ポインタ部が°００・・・０″の要素が
読出されるとそのリストの要素を全部読出したことにな
る。
インタ部は当該要素の１つ前に格納された要素のアドレ
スを示しているので、このポインタ部が次の要素を読出
すだめのアドレスとしてセットされる。また、読出しが
終った要素はメモリバンクから消去してもよい場合が多
く、このような場合には今読出したアドレスを空領域テ
ーブル（３）に加えて、このアドレス位置には新しく書
込みを行ってもよい（すなわちそのメモリ領域が解放さ
れている）ことを示す。以上のようにして、読出された
要素のポインタ部によって次の要素を読出し、ポインタ
部が００・・・Ｏ″である要素が読出されるまでこのよ
うな動作を繰返し、ポインタ部が００・・・０″の要素
はそのリストについて最初に格納されたデータであるこ
とを示すので、ポインタ部が°００・・・０″の要素が
読出されるとそのリストの要素を全部読出したことにな
る。
従来の装置は以上のように構成されているので、すべて
のメモリバンクを合せたメモリ装置から１度に１個の要
素しか読出すことができない為に、リストの読出しに時
間がかかるという欠点があった。
のメモリバンクを合せたメモリ装置から１度に１個の要
素しか読出すことができない為に、リストの読出しに時
間がかかるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明ではリストを各メモリバ
ンクごとのサブリストに分けて格納し、各メモリバンク
ごとにアドレスレジスタを持たせることによ）、リスト
の読出し時に各メモリバンクを同時に並列に読出せるよ
うにしたものである。
めになされたもので、この発明ではリストを各メモリバ
ンクごとのサブリストに分けて格納し、各メモリバンク
ごとにアドレスレジスタを持たせることによ）、リスト
の読出し時に各メモリバンクを同時に並列に読出せるよ
うにしたものである。
以下この発明の実施例を図面について説明する。
第２図はこの発明の一実施例を示すブロワ、り図であっ
て、図において第１図と同一符号は同−又は相当部分を
示し、（７）はこの発明のメモリ制御装置、（８）はこ
の発明のリスト管理テーブル、（９）はこの発明の空領
域テーブルである。また（１０−１） 、 （１０−２
）、・・・（１０−ｎ）は各メモリバンクに対応して設
けられたアドレスレジスタである。
て、図において第１図と同一符号は同−又は相当部分を
示し、（７）はこの発明のメモリ制御装置、（８）はこ
の発明のリスト管理テーブル、（９）はこの発明の空領
域テーブルである。また（１０−１） 、 （１０−２
）、・・・（１０−ｎ）は各メモリバンクに対応して設
けられたアドレスレジスタである。
メモリ制御装置（７）はメモリバンク（４−１）〜（４
−２）への格納及び並列読出しを制御する。リスト管理
テーブル（８）は全メモリバンクに格納されている全リ
ストのリスト名及び各メモリバンク（４−１）〜（４−
ｎ）に格納されたサブリストの先頭要素の格納アドレス
（この場合は第１図について説明した下位アドレス、す
なわちメモリバンク内アドレスＡＤだけでよい）を記憶
する。また空領域テーブル（９）はメモリバンク別にメ
モリの空領域を記憶する。
−２）への格納及び並列読出しを制御する。リスト管理
テーブル（８）は全メモリバンクに格納されている全リ
ストのリスト名及び各メモリバンク（４−１）〜（４−
ｎ）に格納されたサブリストの先頭要素の格納アドレス
（この場合は第１図について説明した下位アドレス、す
なわちメモリバンク内アドレスＡＤだけでよい）を記憶
する。また空領域テーブル（９）はメモリバンク別にメ
モリの空領域を記憶する。
以下、第２図に示す装置の動作について説明する。まず
、リストを格納する場合について述べる。
、リストを格納する場合について述べる。
メモリ装置（すべてのメモリバンクを総称してメモリ装
置ということにする）に書込むべきデータ及びそのデー
タの属するリスト名が入力されると、メモリ制御装置（
７）はこれをどのサブリストに所属させるかを決定する
。１つのリストがすべてのメモリバンクにほぼ均等に分
配されて格納されるように制御し、当該リストのうち第
ｉ番のメモリバンク（４−１）内にあるものを当該リス
トの第１番サブリストということにし、リスト管理テー
ブル（８）中には全リストに関し第１．・・・ｉ、・・
・ｎ番の各サブリストについて当該サブリストの先頭要
素（最後に格納された要素）のアドレスが記憶されてい
る。１つのリストをすべてのメモリバンクにほぼ均等に
分配して格納するためには、たとえば、当該要素を格納
すべきメモリバンクを番号順にサイクリックに選べばよ
い。すなわち、１，２．・・・ｎ。
置ということにする）に書込むべきデータ及びそのデー
タの属するリスト名が入力されると、メモリ制御装置（
７）はこれをどのサブリストに所属させるかを決定する
。１つのリストがすべてのメモリバンクにほぼ均等に分
配されて格納されるように制御し、当該リストのうち第
ｉ番のメモリバンク（４−１）内にあるものを当該リス
トの第１番サブリストということにし、リスト管理テー
ブル（８）中には全リストに関し第１．・・・ｉ、・・
・ｎ番の各サブリストについて当該サブリストの先頭要
素（最後に格納された要素）のアドレスが記憶されてい
る。１つのリストをすべてのメモリバンクにほぼ均等に
分配して格納するためには、たとえば、当該要素を格納
すべきメモリバンクを番号順にサイクリックに選べばよ
い。すなわち、１，２．・・・ｎ。
１．２．・・・の順に従ってメモリバンクが選ばれると
し、介入力されたデータは第ｉ番のメモリバンク（４−
ｉ）に入力することを決定したとする。
し、介入力されたデータは第ｉ番のメモリバンク（４−
ｉ）に入力することを決定したとする。
メモリ制御装置（７）はリスト管理テーブル（８）を検
索し、当該データの属するリストのリスト名で第ｉ番の
サブリストのらんの先頭要素のアドレス（サブリストの
最初の要素の場合にはＯＯ・・・θ″）を得、このアド
レスをポインタ部、入力されたデータをデータ部として
格納すべき要素を作る。次に空領域テーブル（９）から
メモリバンク（４−ｉ）の空領域を調べこの要素の格納
アドレスを得る。このアドレスをアドレス信号線（５−
ｉ）を経てアドレスレジスタ（１０−ｉ） にセットし
、作った要素をデータ線（６−ｉ）上にセットして、メ
モリバンク（４−ｉ）内のアドレスレジスタ（１０−１
）の内容によって定められるアドレス位置に格納する。
索し、当該データの属するリストのリスト名で第ｉ番の
サブリストのらんの先頭要素のアドレス（サブリストの
最初の要素の場合にはＯＯ・・・θ″）を得、このアド
レスをポインタ部、入力されたデータをデータ部として
格納すべき要素を作る。次に空領域テーブル（９）から
メモリバンク（４−ｉ）の空領域を調べこの要素の格納
アドレスを得る。このアドレスをアドレス信号線（５−
ｉ）を経てアドレスレジスタ（１０−ｉ） にセットし
、作った要素をデータ線（６−ｉ）上にセットして、メ
モリバンク（４−ｉ）内のアドレスレジスタ（１０−１
）の内容によって定められるアドレス位置に格納する。
次に、リスト管理テーブル（８）の当該リストの第１番
目サブリストの先頭要素の格納アドレスの値を今メモリ
バンク（４−ｉ）に格納した要素のアドレスにより更新
し、空領域テーブル（９）の内容を更新する。続いて同
一リストに格納すべきデータが与えられると、メモリ制
御装置（７）はこのデータを第（ｉ＋１）番のメモリバ
ンクに格納することに決定し、さきに第１番のメモリバ
ンクに格納した動作に対応する動作を第（ｉ＋１）番の
メモリバンクに対して行って格納し、このような格納動
作を繰返してリストの格納を行う。
目サブリストの先頭要素の格納アドレスの値を今メモリ
バンク（４−ｉ）に格納した要素のアドレスにより更新
し、空領域テーブル（９）の内容を更新する。続いて同
一リストに格納すべきデータが与えられると、メモリ制
御装置（７）はこのデータを第（ｉ＋１）番のメモリバ
ンクに格納することに決定し、さきに第１番のメモリバ
ンクに格納した動作に対応する動作を第（ｉ＋１）番の
メモリバンクに対して行って格納し、このような格納動
作を繰返してリストの格納を行う。
次には、メモリ装置から所望のリストを読出す場合の動
作について説明する。読出すべきリスト名が入力される
と、メモリ制御装置（７）はリスト管理テーブル（８）
を検索しそのリストの全サブリスト（全メモリバンク（
４−１） 、 （４−２） 、・・・（４−ｎ）に対応
する）の先頭要素の格納アドレスを取シ出し、これをそ
れぞれのアドレス信号ｉ （５−１） 、 （５−２）
・・・（５−ｎ）を経てそれぞれのアドレスレジスタ（
１０−１） 、 （１０−２） 、・・・（１０−ｎ）
にセットし各メモリバンク（４−１） 、 （４−２
）、・・・（４−ｎ ）から並列にそのアドレスに格納
されている各サブリストの要素を読出し、各データ線（
６−１） 、 （６−２） 、・・・（６−ｎ）によシ
メモリ制御装置内に取込む。この取込んだ各サブリスト
の要素中のポインタ部の内容を各アドレス信号線（５−
１） 、 （５−２）、・・・（５−ｎ）を介して各ア
ドレスレジスタ（１０−１） 、 （１０−２） 、・
・・（１０−ｎ）にセットし、次にこの各アドレスレジ
スタの内容を用いて各メモリバンクから各サブリストの
要素を読出す。このような動作を繰返し、ポインタ部に
“ＯＯ・・・０″がセットされた要素が読出されたとき
はそのサブリストの読出しが終了したことを知る。
作について説明する。読出すべきリスト名が入力される
と、メモリ制御装置（７）はリスト管理テーブル（８）
を検索しそのリストの全サブリスト（全メモリバンク（
４−１） 、 （４−２） 、・・・（４−ｎ）に対応
する）の先頭要素の格納アドレスを取シ出し、これをそ
れぞれのアドレス信号ｉ （５−１） 、 （５−２）
・・・（５−ｎ）を経てそれぞれのアドレスレジスタ（
１０−１） 、 （１０−２） 、・・・（１０−ｎ）
にセットし各メモリバンク（４−１） 、 （４−２
）、・・・（４−ｎ ）から並列にそのアドレスに格納
されている各サブリストの要素を読出し、各データ線（
６−１） 、 （６−２） 、・・・（６−ｎ）によシ
メモリ制御装置内に取込む。この取込んだ各サブリスト
の要素中のポインタ部の内容を各アドレス信号線（５−
１） 、 （５−２）、・・・（５−ｎ）を介して各ア
ドレスレジスタ（１０−１） 、 （１０−２） 、・
・・（１０−ｎ）にセットし、次にこの各アドレスレジ
スタの内容を用いて各メモリバンクから各サブリストの
要素を読出す。このような動作を繰返し、ポインタ部に
“ＯＯ・・・０″がセットされた要素が読出されたとき
はそのサブリストの読出しが終了したことを知る。
なお、上記実施例ではポインタ部にはメモリバンク内ア
ドレスそのものをセットしたが、相対アドレス等をポイ
ンタ部にセットしておいて、読出したポインタ部の内容
からアドレス変換を経てメモリバンク内アドレスを決定
してもよく、その場合には、たとえば、アドレスレジス
タ（１０−１） 。
ドレスそのものをセットしたが、相対アドレス等をポイ
ンタ部にセットしておいて、読出したポインタ部の内容
からアドレス変換を経てメモリバンク内アドレスを決定
してもよく、その場合には、たとえば、アドレスレジス
タ（１０−１） 。
（１０−２） 、・・・（１０−ｎ ）にデコーディン
グの機能を持たせればよい。
グの機能を持たせればよい。
以上のようにこの発明によれば、複数のメモリバンクを
各メモリバンクごとに備えられているアドレスレジスタ
を用いて同時に並列に読出せるように構成したので、従
来の装置よシも短時間にリストを読出すことができる。
各メモリバンクごとに備えられているアドレスレジスタ
を用いて同時に並列に読出せるように構成したので、従
来の装置よシも短時間にリストを読出すことができる。
第１図は従来の装置を示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。 （４−１） 、 （４−２） 、・・・（４−ｎ）・・
・それぞれメモリバンク、（５−１） 、 （５−２）
、・・・（５−ａ）・・・それぞれアドレス信号線、
（６−１） 、 （６−２） 、・・・（６−ｎ）・・
・それぞれデータ線、（７）・・・メモリ制御装置、（
８）・・・リスト管理テーブル、（９）・・・空領域テ
ーブル、（１０−１） 、 （１０−２） 。 ・・・（１０−ｎ）・・・それぞれアドレスレジスタ。 向、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄 １、事件の表示 特願昭５９−０５９０１０号３．補正
をする者 代表者片山仁へ部 ４、代理人 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 （２）明細書第９頁第８行目ｒ（４−１）〜（４−２）
Ｊとあるを「（４−１）〜（４−ｎ）」と訂正する。 ７、添付書類の目録 （１）訂正した特許請求の範囲 ・・・・・・・・・・
・・ １通（以上） 別紙 ２、特許請求の範囲 複数のメモリバンクによって構成されるメモリ装置、 上記複数のメモリバンクの各メモリバンクごとに設けら
れ当該メモリバンクの記憶要素にアクセスするアドレス
信号がセットされる各アドレスレジスタ、 同一のリストに属するデータを所定の規則に従い上記各
メモリバンクに対応する各サブリストに区分する手段、 上記記憶装置に格納されるすべてのリストのリスト名と
、各リスト名に属するすべてのサブリストと、各サブリ
ストに最近に書込まれｆＣ，要素のアドレスとが対応し
て記憶されるリスト管理テーブル、 上記記憶装置の空領域を各メモリバンク別に記憶する空
領域テーブル、 初期化の段階において、上記リスト管理テーブルの各サ
ブリストに最近に書込まれた要素のアドレスらんにリス
トの先頭を示すビットパターン、例えば００・・・０”
を書込み、上記空領域テーブルのすべての領域を空領域
としてセットする手段、リスト名を付して書込を要求さ
れたデータについては当該データのサブリストを決定し
、上記リスト管理テーブルから当該リスト名の当該サブ
リストに最近に書込まれた要素のアドレスらんを読出し
てこれをポインタ部とし上記書込を要求されたデータと
合せて書込むべき要素を編成し、上記空領域テーブルを
参照して当該サブリストに対応するメモリバンク内の書
込むべきアドレスを決定してこの決定したアドレスを当
該メモリバンクに対応するアドレスレジスタにセットし
、上記要素を上記当該メモリバンクに書込み、この薔込
みにともなって上記リスト管理テーブルの内容と上記空
領域テーブルの内容を更新する手段、リスト名を指定し
て読出しを要求されたリストについては、上記リスト管
理テーブルから当該リストに属するすべてのサブリスト
の最近に書込まれた要素のアドレスらんを読出して各サ
ブリストに対応する上記各アドレンレジスタにそれぞれ
セットし、複数のメモリバンクについて並列に、各メモ
リバンクから当該サブリストの要素を読出してこれをデ
ータとポインタ部とに分ち、ポインタ部から次に読出す
べき要素のアドレスを作成してこれを当該メモリバンク
に対応するアドレスレジスタにセットし、この読出し動
作をポインタ部から上記初期化段階において上記リスト
管理テーブルに書込まれたリストの先頭を示すビットパ
ターンが出力されるまで各当該サブリストについて繰返
し実行する手段を備えたリスト記憶装置。
明の一実施例を示すブロック図である。 （４−１） 、 （４−２） 、・・・（４−ｎ）・・
・それぞれメモリバンク、（５−１） 、 （５−２）
、・・・（５−ａ）・・・それぞれアドレス信号線、
（６−１） 、 （６−２） 、・・・（６−ｎ）・・
・それぞれデータ線、（７）・・・メモリ制御装置、（
８）・・・リスト管理テーブル、（９）・・・空領域テ
ーブル、（１０−１） 、 （１０−２） 。 ・・・（１０−ｎ）・・・それぞれアドレスレジスタ。 向、各図中同一符号は同−又は相当部分を示す。 代理人大岩増雄 １、事件の表示 特願昭５９−０５９０１０号３．補正
をする者 代表者片山仁へ部 ４、代理人 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 （２）明細書第９頁第８行目ｒ（４−１）〜（４−２）
Ｊとあるを「（４−１）〜（４−ｎ）」と訂正する。 ７、添付書類の目録 （１）訂正した特許請求の範囲 ・・・・・・・・・・
・・ １通（以上） 別紙 ２、特許請求の範囲 複数のメモリバンクによって構成されるメモリ装置、 上記複数のメモリバンクの各メモリバンクごとに設けら
れ当該メモリバンクの記憶要素にアクセスするアドレス
信号がセットされる各アドレスレジスタ、 同一のリストに属するデータを所定の規則に従い上記各
メモリバンクに対応する各サブリストに区分する手段、 上記記憶装置に格納されるすべてのリストのリスト名と
、各リスト名に属するすべてのサブリストと、各サブリ
ストに最近に書込まれｆＣ，要素のアドレスとが対応し
て記憶されるリスト管理テーブル、 上記記憶装置の空領域を各メモリバンク別に記憶する空
領域テーブル、 初期化の段階において、上記リスト管理テーブルの各サ
ブリストに最近に書込まれた要素のアドレスらんにリス
トの先頭を示すビットパターン、例えば００・・・０”
を書込み、上記空領域テーブルのすべての領域を空領域
としてセットする手段、リスト名を付して書込を要求さ
れたデータについては当該データのサブリストを決定し
、上記リスト管理テーブルから当該リスト名の当該サブ
リストに最近に書込まれた要素のアドレスらんを読出し
てこれをポインタ部とし上記書込を要求されたデータと
合せて書込むべき要素を編成し、上記空領域テーブルを
参照して当該サブリストに対応するメモリバンク内の書
込むべきアドレスを決定してこの決定したアドレスを当
該メモリバンクに対応するアドレスレジスタにセットし
、上記要素を上記当該メモリバンクに書込み、この薔込
みにともなって上記リスト管理テーブルの内容と上記空
領域テーブルの内容を更新する手段、リスト名を指定し
て読出しを要求されたリストについては、上記リスト管
理テーブルから当該リストに属するすべてのサブリスト
の最近に書込まれた要素のアドレスらんを読出して各サ
ブリストに対応する上記各アドレンレジスタにそれぞれ
セットし、複数のメモリバンクについて並列に、各メモ
リバンクから当該サブリストの要素を読出してこれをデ
ータとポインタ部とに分ち、ポインタ部から次に読出す
べき要素のアドレスを作成してこれを当該メモリバンク
に対応するアドレスレジスタにセットし、この読出し動
作をポインタ部から上記初期化段階において上記リスト
管理テーブルに書込まれたリストの先頭を示すビットパ
ターンが出力されるまで各当該サブリストについて繰返
し実行する手段を備えたリスト記憶装置。
Claims (1)
- 【特許請求の範囲】 複数のメモリバンクによって構成されるメモリ装置、 上記複数のメモリバンクの各メモリバンクごとに設けら
れ当該メモリバンクの記憶要素にアクセスするアドレス
信号がセットされる各アドレスレジスタ、 同一のリストに属するデータを所定の規則に従い上記各
メモリバンクに対応する各サブリストに区分する手段、 上記記憶装置に格納されるすべてのリストのリスト名と
、各リスト名に属するすべてのサブリストと、各サブリ
ストに最近に書込まれた要素のアドレスとが対応して記
憶されるリスト管理テーブル、 上記記憶装置の空領域を各メモリバンク別に記憶する空
領域テーブル、 初期化の段階において、上記リスト管理テーブルの各サ
ブリストに最近に書込まれた要素のアドレスらんに“０
０・・・０゛を書込み、上記空領域テーブルのすべての
領域を空領域としてセットする手段、 リスト名を付して書込を要求されたデータについては当
該データのサブリストを決定し、上記リスト管理テーブ
ルから当該リスト名の当該サブリストに最近に書込まれ
た要素のアドレスらんを読出してこれをポインタ部とし
上記書込を要求されたデータと合せて書込むべき要素を
編成し、上記空領域テーブルを参照して当該サブリスト
に対応するメモリバンク内の書込むべきアドレスを決定
してこの決定したアドレスを当該メモリバンクに対応す
るアドレスレジスタにセットし、上記要素を上記当該メ
モリバンクに書込み、この書込みにともなって上記リス
ト管理テーブルの内容と上記空領域テーブルの内容を更
新する手段、リスト名を指定して読出しを要求されたリ
ストについては、上記リスト管理テーブルから当該リス
トに属するすべてのサブリストの最近に書込まれだ要素
のアドレスらんを読出して各サブリストに対応する上記
各アドレスレジスタにそれぞれセットし、複数のメモリ
バンクについて並列に、各メモリバンクから当該サブリ
ストの要素を読出してこれをデータとポインタ部とに分
ち、ポインタ部から次に読出すべき要素のアドレスを作
成してこれを当該メモリバンクに対応するアドレスレジ
スタにセットし、この読出し動作をポインタ部から上記
初期化段階において上記リスト管理テーブルに書込まれ
た“００・・・０″が出力されるまで各当該サブリスト
について繰返し実行する手段を備えだリスト記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059010A JPS60201455A (ja) | 1984-03-26 | 1984-03-26 | リスト記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059010A JPS60201455A (ja) | 1984-03-26 | 1984-03-26 | リスト記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201455A true JPS60201455A (ja) | 1985-10-11 |
| JPH0475545B2 JPH0475545B2 (ja) | 1992-12-01 |
Family
ID=13100889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59059010A Granted JPS60201455A (ja) | 1984-03-26 | 1984-03-26 | リスト記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201455A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146946A (ja) * | 1982-02-26 | 1983-09-01 | Nec Corp | リストメモリ |
-
1984
- 1984-03-26 JP JP59059010A patent/JPS60201455A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146946A (ja) * | 1982-02-26 | 1983-09-01 | Nec Corp | リストメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475545B2 (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| US5638527A (en) | System and method for memory mapping | |
| JPS6365544A (ja) | デ−タ削除方式 | |
| JPS59173863A (ja) | マスクメモリ方式 | |
| EP3136245A1 (en) | Computer | |
| JP3169596B2 (ja) | データベース管理装置 | |
| JPH11120044A (ja) | データ処理装置、データ処理方法、データ処理システム及び記録媒体 | |
| JPH0475545B2 (ja) | ||
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| JP2855936B2 (ja) | データ入れ替え方式 | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| JP2903605B2 (ja) | ファイル領域管理処理方法 | |
| JPH04195563A (ja) | メモリシステムの制御装置 | |
| JPH01181137A (ja) | 記憶装置 | |
| JPH07104804B2 (ja) | データベース世代管理方法 | |
| JP2870285B2 (ja) | レジスタ | |
| JP3313207B2 (ja) | 情報記憶装置及び情報管理方法 | |
| JPS6124734B2 (ja) | ||
| JP2659979B2 (ja) | コンピュータシステム | |
| JP2781119B2 (ja) | 二重化システム | |
| JPH03282645A (ja) | ローカルエリアネットワークシステム | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPS60221823A (ja) | デ−タ蓄積制御方式 | |
| JPS63186347A (ja) | 記憶装置 | |
| JPS63184960A (ja) | デ−タ管理方式 |