JPS60202947A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS60202947A JPS60202947A JP59060404A JP6040484A JPS60202947A JP S60202947 A JPS60202947 A JP S60202947A JP 59060404 A JP59060404 A JP 59060404A JP 6040484 A JP6040484 A JP 6040484A JP S60202947 A JPS60202947 A JP S60202947A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting
- groove
- substrate
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
- H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は冷却効率を増加させた半導体素子の実装方法に
関する。
関する。
（ｂ）技術の背景
電算機の記憶容量の増加と演算速度の高速化を実現する
方法として、半導体の単位素子は小型化されると共に、
高集積化が進んでいる。
方法として、半導体の単位素子は小型化されると共に、
高集積化が進んでいる。
すなわち薄膜形成技術と写真食刻技術（ホトリソグラフ
ィ）とを用いて半導体基板上に形成されている導体パタ
ーン幅は約１μｍにまで縮小されており、これを実現す
るために従来の紫外線露光法に代わって電子線やイオン
ビームを使用した露光方法が実用化されるに至った。
ィ）とを用いて半導体基板上に形成されている導体パタ
ーン幅は約１μｍにまで縮小されており、これを実現す
るために従来の紫外線露光法に代わって電子線やイオン
ビームを使用した露光方法が実用化されるに至った。
また高集積化の結果としてＶＬＳ Ｉが実用化されつつ
ある。
ある。
このように半導体の単位素子が微細となり、また集積度
が進むと、これに反比例して使用時における半導体素子
の温度上昇が甚だしくなり、従来の冷却方法では半導体
素子を最高使用温度以下に保持することが不可能になる
。
が進むと、これに反比例して使用時における半導体素子
の温度上昇が甚だしくなり、従来の冷却方法では半導体
素子を最高使用温度以下に保持することが不可能になる
。
例えばＬＳＩなどの半導体部品は電気的特性と寿命とを
確保するために最高使用温度が決められており、その温
度は８５℃であるが、本発明にかかる配線基板のように
高集積化された半導体素子が数多く装着された配線基板
については規定温度以内に保持することは不可能となる
。
確保するために最高使用温度が決められており、その温
度は８５℃であるが、本発明にかかる配線基板のように
高集積化された半導体素子が数多く装着された配線基板
については規定温度以内に保持することは不可能となる
。
そこで強制冷却が行われるが、従来のファンを用いる強
制空冷方式では温度保持は困難なので、冷媒を使用した
液冷方式が採られると共に、半導体素子をチップの形で
基板上に直接装着する実装形態が採られている。
制空冷方式では温度保持は困難なので、冷媒を使用した
液冷方式が採られると共に、半導体素子をチップの形で
基板上に直接装着する実装形態が採られている。
本発明はかかる実装形態において液冷効率を向上した実
装方法に関するものである。
装方法に関するものである。
（ｃ）従来技術と問題点
半導体チップ（以後時してチップ）の配線基板への装着
方法としてはダイボンディングとフリップチップボンデ
ィングの２種類があるが・チップへの冷却効率は冷媒と
の接触面積の大きな後者が優れている。
方法としてはダイボンディングとフリップチップボンデ
ィングの２種類があるが・チップへの冷却効率は冷媒と
の接触面積の大きな後者が優れている。
すなわち半田ボール或いはバンプを使用してチップ上に
端子を作り、これを配線基板上に形成されているバンプ
或いはパッド部と加圧溶着させることによりボンディン
グが行われている。
端子を作り、これを配線基板上に形成されているバンプ
或いはパッド部と加圧溶着させることによりボンディン
グが行われている。
第１図は半田ボール１を使用してフリップチップボンデ
ィングを行う従来方法を示すもので、配線基板（以下略
して基板）３を加熱しながらチップ２を加圧することに
より、半田ボール１と基板３に設けられている配線パタ
ーンのポンディングパッド４との溶着が行われている。
ィングを行う従来方法を示すもので、配線基板（以下略
して基板）３を加熱しながらチップ２を加圧することに
より、半田ボール１と基板３に設けられている配線パタ
ーンのポンディングパッド４との溶着が行われている。
ここで従来は加圧に際してチップ２と基板３との間隔を
一定に保ち、半田ボール１の圧潰を防ぐためにボンディ
ング処理に当たってスタンドオフ５をチップ２と基板４
との間に挿入して加圧が行われている。
一定に保ち、半田ボール１の圧潰を防ぐためにボンディ
ング処理に当たってスタンドオフ５をチップ２と基板４
との間に挿入して加圧が行われている。
ここでスタンドオフ５は半田ボール１よりも融点の高い
金属から成っており、溶着が終わった後に除去されてい
る。
金属から成っており、溶着が終わった後に除去されてい
る。
然し、このように従来行われているチップ２の装着方法
は基板上への装着個数が少ない場合は問題ないが、個数
が多い場合は手数を要して厄介であり、またチップ２と
基板３との間隔は１００μｍ程度と微少なため、液冷に
際して冷媒がこの間を通過することは殆ど不可能で冷却
効率が低いと云う問題がある。
は基板上への装着個数が少ない場合は問題ないが、個数
が多い場合は手数を要して厄介であり、またチップ２と
基板３との間隔は１００μｍ程度と微少なため、液冷に
際して冷媒がこの間を通過することは殆ど不可能で冷却
効率が低いと云う問題がある。
（ｄ）発明の目的
本発明の目的はチップの基板への装着が容易で且つ、液
冷効率の高い装着方法を提供するにある。
冷効率の高い装着方法を提供するにある。
（ｅ）発明の構成
本発明の目的は一端にコネクタ端子を備えた多層配線基
板上に複数個のフリップチップタイプの半導体素子を該
コネクタ端子配列と直角方向に複数列に互って装着した
る後、該基板を冷媒中に浸漬して冷却する実装方法にお
いて、半導体素子を装着する多層配線基板上に該素子の
寸法よりも狭い幅をもつ溝を長手方向に複数条設け、液
溝にスペーサを挿入した後、液溝を跨いだ状態に半導体
素子を保持して装着を行い、装着終了後に該スペーサを
除去することにより、前記半導体素子が基板と一定の空
隙を備えて配列されることを特徴とする半導体チップの
実装方法により実現することができる。
板上に複数個のフリップチップタイプの半導体素子を該
コネクタ端子配列と直角方向に複数列に互って装着した
る後、該基板を冷媒中に浸漬して冷却する実装方法にお
いて、半導体素子を装着する多層配線基板上に該素子の
寸法よりも狭い幅をもつ溝を長手方向に複数条設け、液
溝にスペーサを挿入した後、液溝を跨いだ状態に半導体
素子を保持して装着を行い、装着終了後に該スペーサを
除去することにより、前記半導体素子が基板と一定の空
隙を備えて配列されることを特徴とする半導体チップの
実装方法により実現することができる。
（ｆ）発明の実施例
第２図は本発明に係るチップ２の装着方法を示している
。
。
すなわち基板３は一般にアルミナなどの材質からなる多
層配線基板が使用されており、配線回路によりそれぞれ
独自に設計されたものが用いられているが、本発明はこ
の場合チップ装着位置に沿って浅い溝６を設けておき、
この溝６をスペーサ７の挿入位置として使用すると共に
、動作中は冷媒の循環路とするものである。
層配線基板が使用されており、配線回路によりそれぞれ
独自に設計されたものが用いられているが、本発明はこ
の場合チップ装着位置に沿って浅い溝６を設けておき、
この溝６をスペーサ７の挿入位置として使用すると共に
、動作中は冷媒の循環路とするものである。
ここで溝６の幅は図示するようにチップ２の幅よりも可
なり狭く設計されている。
なり狭く設計されている。
第３図は本発明を実施した基板３への実装状態を示すも
のである。
のである。
すなわち同図（Ｂ）に示すように基板３の下端部はコネ
クタ構造をとって多数の接続ピン８が配列しており、こ
れらの接続ピン８は基板３の多層配線を通じ、各チップ
２に回路接続されている。
クタ構造をとって多数の接続ピン８が配列しており、こ
れらの接続ピン８は基板３の多層配線を通じ、各チップ
２に回路接続されている。
ここでチップ２は同図（Ａ）、（Ｂ）、（Ｃ）に示すよ
うに多数個が表裏に互って装着されており、かかる基板
は一般にカードと呼ばれている。
うに多数個が表裏に互って装着されており、かかる基板
は一般にカードと呼ばれている。
さて、基板３の両面にはコネクタ端子の配列方向と直角
に浅い溝６が複数列（この図の場合５列）設けられてお
り、この溝６を跨ぐ形でチップ２が装着されている。
に浅い溝６が複数列（この図の場合５列）設けられてお
り、この溝６を跨ぐ形でチップ２が装着されている。
ここで本実施例の場合、溝６の深さは１ｍ、幅は４龍で
ある。また第２図に示すチップ２と基板３との間隔は１
００μ−と従来と変わらない。
ある。また第２図に示すチップ２と基板３との間隔は１
００μ−と従来と変わらない。
さて、多数個のチップ２の基板３へのボンディング法と
しては溝６に所定の高さくこの場合１．１μｌ１１）と
幅（この場合３龍）をもち、基板長よりも長いスペーサ
７を挿入しておき、この状態で第２図に示したようにし
てボンディングを行う。
しては溝６に所定の高さくこの場合１．１μｌ１１）と
幅（この場合３龍）をもち、基板長よりも長いスペーサ
７を挿入しておき、この状態で第２図に示したようにし
てボンディングを行う。
これにより従来のスタンドオフに代わって一定の間隔を
保ったボンディングが可能となる。
保ったボンディングが可能となる。
ここでスペーサ６の材料としてはボンディング加工が行
われる基板温度に耐えるものであれば何れのものでもよ
いが、インバー（Ｆｅ −Ｎｉ合金）のように膨張係数
の少ないものを使用し、基板３を加熱した状態で引き抜
くのがよい。
われる基板温度に耐えるものであれば何れのものでもよ
いが、インバー（Ｆｅ −Ｎｉ合金）のように膨張係数
の少ないものを使用し、基板３を加熱した状態で引き抜
くのがよい。
このようにしてチップ２を装着した基板（カード）はコ
ネクタの接続ピン８を実装容器の底に設けられているコ
ネクタのジャック部に挿入したのち、冷媒を満たして使
用される。
ネクタの接続ピン８を実装容器の底に設けられているコ
ネクタのジャック部に挿入したのち、冷媒を満たして使
用される。
なお電子回路が常温動作が必要な用途に対しては弗化炭
素系溶液（フロロカーボン）が、また低温での動作が必
要な用途については液体窒素などが冷媒として用いられ
る。
素系溶液（フロロカーボン）が、また低温での動作が必
要な用途については液体窒素などが冷媒として用いられ
る。
このように本発明は溝付き基板とスペーサとを使用して
チップの装着を行い、この溝を冷媒の循環路として使用
するものである。
チップの装着を行い、この溝を冷媒の循環路として使用
するものである。
（ｇ）発明の効果
本発明は従来のフリップチップ実装法を改良するもので
、本発明の実施により、装着工数が短縮すると共に液冷
効率の向上が可能となる。
、本発明の実施により、装着工数が短縮すると共に液冷
効率の向上が可能となる。
第１図は従来のボンディング方法を示す断面図、第２図
は本発明に係るボンディング方法を示す断面図、第３図
（Ａ）、（Ｂ）、（Ｃ）は本発明の実施法を示す平面図
（Ａ）、正面図（Ｂ）と側面図（Ｃ）である。 図において １は半田ボール、２は半導体素子（チップ
）、３は配線基板、４はボンディングパソド、５はスタ
ンドオフ、６は溝、７はスペーサ。
は本発明に係るボンディング方法を示す断面図、第３図
（Ａ）、（Ｂ）、（Ｃ）は本発明の実施法を示す平面図
（Ａ）、正面図（Ｂ）と側面図（Ｃ）である。 図において １は半田ボール、２は半導体素子（チップ
）、３は配線基板、４はボンディングパソド、５はスタ
ンドオフ、６は溝、７はスペーサ。
Claims (1)
- 配＆？ｌ、Ｉ板上に複数個のフリップチップタイプの半
導体素子を複数列に互って装着したる後、該基板を冷媒
中に垂直に浸漬して冷却する実装方法において、該配線
基板上に該素子の寸法よりも狭い幅をもつ溝を垂直方向
に複数条設け、線溝にスペーサを挿入した後、線溝を跨
いだ状態に半導体素子を保持して装着を行い、装着終了
後に該スペーサを除去することにより、前記半導体素子
が基板と一定の空隙を備えて配列されることを特徴とす
る半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060404A JPS60202947A (ja) | 1984-03-28 | 1984-03-28 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060404A JPS60202947A (ja) | 1984-03-28 | 1984-03-28 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202947A true JPS60202947A (ja) | 1985-10-14 |
Family
ID=13141198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060404A Pending JPS60202947A (ja) | 1984-03-28 | 1984-03-28 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854520A3 (en) * | 1997-01-20 | 1999-06-16 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| CN105304537A (zh) * | 2015-11-06 | 2016-02-03 | 成都聚合科技有限公司 | 一种聚光光伏电池芯片固化加载台 |
-
1984
- 1984-03-28 JP JP59060404A patent/JPS60202947A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854520A3 (en) * | 1997-01-20 | 1999-06-16 | Oki Electric Industry Co., Ltd. | Method for mounting optical semiconductor device on supporting substrate |
| US6087194A (en) * | 1997-01-20 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
| CN105304537A (zh) * | 2015-11-06 | 2016-02-03 | 成都聚合科技有限公司 | 一种聚光光伏电池芯片固化加载台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6449159B1 (en) | Semiconductor module with imbedded heat spreader | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US4812949A (en) | Method of and apparatus for mounting an IC chip | |
| JP2716336B2 (ja) | 集積回路装置 | |
| KR100495581B1 (ko) | 전자 디바이스, 커넥터 시스템 및 전자 디바이스 형성 방법 | |
| US5509203A (en) | Method for manufacturing a sheet formed connector for inspection of an integrated circuit | |
| US6480014B1 (en) | High density, high frequency memory chip modules having thermal management structures | |
| KR20000069624A (ko) | 집적회로용 패키징 구조물 | |
| JPS60126853A (ja) | 半導体デバイス冷却装置 | |
| JPH0661606A (ja) | 回路パッケージ構造 | |
| JP2006502587A (ja) | マルチチップパッケージ用のコンポーネント、方法およびアセンブリ | |
| GB1574970A (en) | Integrated circuit assemblies or packages | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP2889407B2 (ja) | 垂直半導体相互接続方法及び構成体 | |
| KR20230052820A (ko) | 전자 패키지 및 전자 패키지를 제조하는 방법 | |
| KR100419359B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| TW506003B (en) | Manufacturing method of a semiconductor device | |
| JPS60202947A (ja) | 半導体素子の実装方法 | |
| JPH0595195A (ja) | 熱移動板と集積回路チツプ又はこのような板を含む他の電気構成要素組立物 | |
| US6111315A (en) | Semiconductor package with offset die pad | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 |