JPS60204019A - 電流源回路配置 - Google Patents
電流源回路配置Info
- Publication number
- JPS60204019A JPS60204019A JP60035415A JP3541585A JPS60204019A JP S60204019 A JPS60204019 A JP S60204019A JP 60035415 A JP60035415 A JP 60035415A JP 3541585 A JP3541585 A JP 3541585A JP S60204019 A JPS60204019 A JP S60204019A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- VYMDGNCVAMGZFE-UHFFFAOYSA-N phenylbutazonum Chemical compound O=C1C(CCCC)C(=O)N(C=2C=CC=CC=2)N1C1=CC=CC=C1 VYMDGNCVAMGZFE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は第１及び第２給電端子間に、直列接続配置の第
１抵抗と第１トランジスタの少なくともベース・エミッ
タ接合とを具える電流源回路配置に関するものである。
１抵抗と第１トランジスタの少なくともベース・エミッ
タ接合とを具える電流源回路配置に関するものである。
斯かる電流源回路配置は、集積回路、特に集積増幅回路
に汎用されている。
に汎用されている。
増幅回路にしばしば使用される電流源回路配置は、正と
負の給電端子間に直列に配置された抵抗及びダイオード
接続トランジスタを具え、ベース・エミッタ接合がダイ
オード接続トランジスタのベース・エミッタ接合に対し
並列に接続されたトランジスタを、回路に必要な各電流
源に配設する。
負の給電端子間に直列に配置された抵抗及びダイオード
接続トランジスタを具え、ベース・エミッタ接合がダイ
オード接続トランジスタのベース・エミッタ接合に対し
並列に接続されたトランジスタを、回路に必要な各電流
源に配設する。
電池給電型増幅回路は、極めて低い供給電圧で動作する
電流源回路配置を必要とする。これら供給電圧は１．５
〜３■の範囲とする。また一般に、これら増幅回路は例
えば６〜９■の高い供給電圧で作動し得るようにするこ
とが必要とされる。高い供給電圧で高電力を発生させる
ためには、電流源回路配置は大きな出力電流をも供給し
得るようにする必要がある。しかし、従来の電流源回路
配置はこの目的には不適切である。その理由は出力電流
が供給電圧に対し非直線状に増大するためである。
電流源回路配置を必要とする。これら供給電圧は１．５
〜３■の範囲とする。また一般に、これら増幅回路は例
えば６〜９■の高い供給電圧で作動し得るようにするこ
とが必要とされる。高い供給電圧で高電力を発生させる
ためには、電流源回路配置は大きな出力電流をも供給し
得るようにする必要がある。しかし、従来の電流源回路
配置はこの目的には不適切である。その理由は出力電流
が供給電圧に対し非直線状に増大するためである。
従って、本発明の目的は、低供給電圧に適しており、且
つ供給電圧に対し線型関数状に増大する出力電流を供給
する電流源回路配置を提供せんとするにある。
つ供給電圧に対し線型関数状に増大する出力電流を供給
する電流源回路配置を提供せんとするにある。
本発明電流源回路配置は第１抵抗を流れる電流を定数（
乗算定数）倍した値にほぼ等しい電流を出力電流通路に
発生し、第１トランジスタのベース・エミッタ接合の両
端間の電圧にほぼ等しい電圧が印加された第２抵抗に生
じる電流を、前記出力電流通路に発生した電流に加え、
第１抵抗の抵抗値と、前記直列接合配置のベース・エミ
ッタ接合の数及び乗算定数の積との商に第２抵抗の抵抗
値をほぼ等しくするようにしたことを特徴とする。
乗算定数）倍した値にほぼ等しい電流を出力電流通路に
発生し、第１トランジスタのベース・エミッタ接合の両
端間の電圧にほぼ等しい電圧が印加された第２抵抗に生
じる電流を、前記出力電流通路に発生した電流に加え、
第１抵抗の抵抗値と、前記直列接合配置のベース・エミ
ッタ接合の数及び乗算定数の積との商に第２抵抗の抵抗
値をほぼ等しくするようにしたことを特徴とする。
この従来の電流源回路配置の非直線性は、直列接続配置
に生じるベース・エミッタ電圧の総和と第１抵抗の抵抗
値との商に等しい電流成分によって発生する。本発明に
おいて、乗算定数を無視する場合には、直列接続配置を
流れる電流は出力電流通路に発生する。この電流の非直
線成分は、同一の電流を発生し、この電流を出力型゛流
通路からの電流に加えることにより補償する。この補償
電流を、第１抵抗の抵抗値と直列接続配置の多数のベー
ス・エミッタ接合の数及び乗算定数の積との商に等しい
抵抗値を有する抵抗の両端に、第１トランジスタのベー
ス・エミッタ電圧に等しい電圧を、印加することによっ
て発生させる。
に生じるベース・エミッタ電圧の総和と第１抵抗の抵抗
値との商に等しい電流成分によって発生する。本発明に
おいて、乗算定数を無視する場合には、直列接続配置を
流れる電流は出力電流通路に発生する。この電流の非直
線成分は、同一の電流を発生し、この電流を出力型゛流
通路からの電流に加えることにより補償する。この補償
電流を、第１抵抗の抵抗値と直列接続配置の多数のベー
ス・エミッタ接合の数及び乗算定数の積との商に等しい
抵抗値を有する抵抗の両端に、第１トランジスタのベー
ス・エミッタ電圧に等しい電圧を、印加することによっ
て発生させる。
本発明の電流源回路配置の一実施例は、第２抵抗及び第
２トランジスタのベース・エミッタ接合を第１トランジ
スタのベース・エミッタ接合と並列に配置し、且つコレ
クタが第２トランジスタのコレクタに接続された第３ト
ランジスタのベース・エミッタ接合を第１トランジスタ
のコレクタ及びベースの間に配設するようにしたことを
特徴とする。
２トランジスタのベース・エミッタ接合を第１トランジ
スタのベース・エミッタ接合と並列に配置し、且つコレ
クタが第２トランジスタのコレクタに接続された第３ト
ランジスタのベース・エミッタ接合を第１トランジスタ
のコレクタ及びベースの間に配設するようにしたことを
特徴とする。
この直列接続配置には２個のベース・エミッタ接合を包
含する。この例における乗算定数は第２トランジスタの
エミッタ面積と第１トランジスタのエミッタ面積との比
に等しくする。この両エミッタ面積が等しい場合には、
出力電流通路を流れる電流は直列接続配置に流れる電流
に等しくなる。
含する。この例における乗算定数は第２トランジスタの
エミッタ面積と第１トランジスタのエミッタ面積との比
に等しくする。この両エミッタ面積が等しい場合には、
出力電流通路を流れる電流は直列接続配置に流れる電流
に等しくなる。
この場合には、第２抵抗の抵抗値を第１抵抗値の２にほ
ぼ等しくする必−がある。エミッタ面積が異なる場合に
は、第２抵抗の抵抗値を乗算定数で減算する必要がある
。この回路配置に必要な最低供給電圧は２倍のベース・
エミッタ電圧に等しくする。
ぼ等しくする必−がある。エミッタ面積が異なる場合に
は、第２抵抗の抵抗値を乗算定数で減算する必要がある
。この回路配置に必要な最低供給電圧は２倍のベース・
エミッタ電圧に等しくする。
本発明電流源回路配置の第２の実施例において、出力電
流通路は第１トランジスタのコレクタを具え、該第１ト
ランジスタのコレクタはコレクタ及びベース間が低イン
ピーダンス接続された第２トランジスタを有する第１カ
レント・ミラー回路の入力端に接続し、第２抵抗及び第
３トランジスタノヘース・エミッタ接合を第２トランジ
スタのベース・エミッタ接合に並列に配置し、この第３
トランジスタのコレクタを出力側が第１トランジスタの
ベースに結合された第２カレント・ミラー回路の入力側
に結合すること特徴とする。この例では直列接続配置は
１個のベース・エミッタ接合を含むため、この例はほぼ
０．７Ｖ以上の極めて低い供給電圧で作動させるのが好
適である。
流通路は第１トランジスタのコレクタを具え、該第１ト
ランジスタのコレクタはコレクタ及びベース間が低イン
ピーダンス接続された第２トランジスタを有する第１カ
レント・ミラー回路の入力端に接続し、第２抵抗及び第
３トランジスタノヘース・エミッタ接合を第２トランジ
スタのベース・エミッタ接合に並列に配置し、この第３
トランジスタのコレクタを出力側が第１トランジスタの
ベースに結合された第２カレント・ミラー回路の入力側
に結合すること特徴とする。この例では直列接続配置は
１個のベース・エミッタ接合を含むため、この例はほぼ
０．７Ｖ以上の極めて低い供給電圧で作動させるのが好
適である。
図面につき本発明の実施例を詳細に説明する。
第１図には本発明の第１実施例である電流源回路配置を
示す。この電流源回路配置は正の給電端子２及び負の給
電端子３（本例ではアース）の間に抵抗値Ｒの抵抗ＲＩ
、トランジスタＴ３のベース・エミッタ接合及びトラン
ジスタ７ｒ＋のベース・エミッタ接合の直列配置を具え
、トランジスタＴ３のベース及ヒエミッタをトランジス
タＴ、のコレクタ及びベースに夫々接続する。抵抗値Ｒ
／２の抵抗Ｒ２及びトランジスタＴ２のベース・エミッ
タ接合をトランジスタＴ、のベース・エミッタ接合に並
列に配置する。この第１実施例において、トランジスタ
Ｔ２のエミッタ面積をトランジスタＴ１のエミッタ面積
に等しくする。トランジスタＴ３のコレクタをトランジ
スタＴ、のコレクタに接続する。さらに、トランジスタ
Ｔ２のコレクタを単純化した形態で示すマルチプル・カ
レント・ミラーの入力端子４に接続する。カレント・ミ
ラーは、ダイオードとして接続されるＰＮＰＮＰＮトラ
ンジスタを具え、このトランジスタＴ４はそのエミッタ
回路側に抵抗Ｒ４を有している。トランジスタＴ４のベ
ースを複数のトランジスタｔｓＡ、、ＴｓＢ及ヒＴ ｓ
ｃのベースに接続し、各トランジスタのエミッタ回路
側に抵抗Ｒ５Ａ、Ｒ５Ｉ及びＲ５Ｃを配設する。
示す。この電流源回路配置は正の給電端子２及び負の給
電端子３（本例ではアース）の間に抵抗値Ｒの抵抗ＲＩ
、トランジスタＴ３のベース・エミッタ接合及びトラン
ジスタ７ｒ＋のベース・エミッタ接合の直列配置を具え
、トランジスタＴ３のベース及ヒエミッタをトランジス
タＴ、のコレクタ及びベースに夫々接続する。抵抗値Ｒ
／２の抵抗Ｒ２及びトランジスタＴ２のベース・エミッ
タ接合をトランジスタＴ、のベース・エミッタ接合に並
列に配置する。この第１実施例において、トランジスタ
Ｔ２のエミッタ面積をトランジスタＴ１のエミッタ面積
に等しくする。トランジスタＴ３のコレクタをトランジ
スタＴ、のコレクタに接続する。さらに、トランジスタ
Ｔ２のコレクタを単純化した形態で示すマルチプル・カ
レント・ミラーの入力端子４に接続する。カレント・ミ
ラーは、ダイオードとして接続されるＰＮＰＮＰＮトラ
ンジスタを具え、このトランジスタＴ４はそのエミッタ
回路側に抵抗Ｒ４を有している。トランジスタＴ４のベ
ースを複数のトランジスタｔｓＡ、、ＴｓＢ及ヒＴ ｓ
ｃのベースに接続し、各トランジスタのエミッタ回路
側に抵抗Ｒ５Ａ、Ｒ５Ｉ及びＲ５Ｃを配設する。
従って、供給電圧に依存する電流を各コレクタ端子５Ａ
、５Ｂ及び５Ｃから取り出すことができる。抵抗Ｒ４，
ＲＳＡ＋ Ｒｓｍ及びＲ５Ｃは本発明の要部ではないが
出力電流の均一性を改善するのに役立つものである。こ
の回路配置は以下のように動作する。供給電圧をｖｓと
すると、抵抗Ｒ３を流れる電流は（ｖｓ −２ＶＢり
／Ｈに等しくなる。トランジスタＴＩ、ＴｚおよびＴ３
を具え、トランジスタ′Ｉ゛。
、５Ｂ及び５Ｃから取り出すことができる。抵抗Ｒ４，
ＲＳＡ＋ Ｒｓｍ及びＲ５Ｃは本発明の要部ではないが
出力電流の均一性を改善するのに役立つものである。こ
の回路配置は以下のように動作する。供給電圧をｖｓと
すると、抵抗Ｒ３を流れる電流は（ｖｓ −２ＶＢり
／Ｈに等しくなる。トランジスタＴＩ、ＴｚおよびＴ３
を具え、トランジスタ′Ｉ゛。
およびＴ２のエミッタ面積を等しくするようにしたカレ
ント・ミラーによって、電流をトランジスタＴ２のコレ
クタ回路で再生する。トランジスタＴ、のベース・エミ
ッタ電圧が抵抗Ｒ２の両端に印加されると電流２ Ｖ
ＭＥ／ ＲがこのＲ２に流れる。
ント・ミラーによって、電流をトランジスタＴ２のコレ
クタ回路で再生する。トランジスタＴ、のベース・エミ
ッタ電圧が抵抗Ｒ２の両端に印加されると電流２ Ｖ
ＭＥ／ ＲがこのＲ２に流れる。
この電流はトランジスタＴ３により供給される。トラン
ジスタＴ、およびＴ２のベース電流を無視し得る場合に
は、トランジスタＴ３のコレクタ回路に流れる電流も２
Ｖ ＷＥ／ Ｒとなる。この電流がトランジスタＴ２
のコレクタ電流に加えられるため、トランジスタＴ２及
びＴ３の共通コレクタ電流はＶ、／Ｒに等しくなる。供
給電圧に対し線型関数状に増大する電流をカレントミラ
ー回路の入力端子４に供給すると、供給電圧に対し線型
関数状に増大する電流が出力端子５Ａ、 ５Ｂ及び５Ｃ
に取り出され、その電流の絶対値は各抵抗Ｒ５Ａ＋ Ｒ
８Ｉ及びＲ５Ｃと抵抗Ｒ４との比に夫々依存するように
する。
ジスタＴ、およびＴ２のベース電流を無視し得る場合に
は、トランジスタＴ３のコレクタ回路に流れる電流も２
Ｖ ＷＥ／ Ｒとなる。この電流がトランジスタＴ２
のコレクタ電流に加えられるため、トランジスタＴ２及
びＴ３の共通コレクタ電流はＶ、／Ｒに等しくなる。供
給電圧に対し線型関数状に増大する電流をカレントミラ
ー回路の入力端子４に供給すると、供給電圧に対し線型
関数状に増大する電流が出力端子５Ａ、 ５Ｂ及び５Ｃ
に取り出され、その電流の絶対値は各抵抗Ｒ５Ａ＋ Ｒ
８Ｉ及びＲ５Ｃと抵抗Ｒ４との比に夫々依存するように
する。
電流源回路配置に必要な最小供給電圧はベース・エミッ
タ電圧の２倍の電圧（伽１．４ Ｖ）である。
タ電圧の２倍の電圧（伽１．４ Ｖ）である。
この電圧により抵抗Ｒ１に電流が流れる。上述の例では
トランジスタＴ２のエミッタ面積はトランジスタＴ１の
エミッタ面積に等しいので、トランジスタＴ２のコレク
タ電流はトランジスタＴ１のコレクタ電流にほぼ等しく
なる。しかし、トランジスタＴ１及びＴ２のエミッタ面
積が互に異なるように選択してもよい。この場合には抵
抗Ｒ２の抵抗値をトランジスタＴ２及びＴ、のエミッタ
面積の比で割る必要がある。例えばトランジスタＴ２の
エミッタ面積の大きさをトランジスタＴ１のエミッタ領
域の２倍の大きさにする場合には、トランジスタＴ２の
コレクタ電流はトランジスタＴ１のコレクタ電流の２倍
の大きさとなり、そのためこの電流の非線型項も２倍の
大きさとなる。そのためＲ２の抵抗値を２分の１に減少
してこの非線型性を補償する。また、電流源回路配置は
ＮＰＮ型トランジスタをＰＮＰ型トランジスタに代えて
用い且つ、ＰＮＰ型トランジスタをＮＰＮＰＮＰトラン
ジスタ代えて用いるように構成し得ることは明らかであ
る。さらに、トランジスタＴ２及びＴ３の共通コレクタ
電流をカレントミラー回路に供給する必要はない。或い
は又、この電流を負荷に直接供給することもできる。
トランジスタＴ２のエミッタ面積はトランジスタＴ１の
エミッタ面積に等しいので、トランジスタＴ２のコレク
タ電流はトランジスタＴ１のコレクタ電流にほぼ等しく
なる。しかし、トランジスタＴ１及びＴ２のエミッタ面
積が互に異なるように選択してもよい。この場合には抵
抗Ｒ２の抵抗値をトランジスタＴ２及びＴ、のエミッタ
面積の比で割る必要がある。例えばトランジスタＴ２の
エミッタ面積の大きさをトランジスタＴ１のエミッタ領
域の２倍の大きさにする場合には、トランジスタＴ２の
コレクタ電流はトランジスタＴ１のコレクタ電流の２倍
の大きさとなり、そのためこの電流の非線型項も２倍の
大きさとなる。そのためＲ２の抵抗値を２分の１に減少
してこの非線型性を補償する。また、電流源回路配置は
ＮＰＮ型トランジスタをＰＮＰ型トランジスタに代えて
用い且つ、ＰＮＰ型トランジスタをＮＰＮＰＮＰトラン
ジスタ代えて用いるように構成し得ることは明らかであ
る。さらに、トランジスタＴ２及びＴ３の共通コレクタ
電流をカレントミラー回路に供給する必要はない。或い
は又、この電流を負荷に直接供給することもできる。
本発明の電流源回路配置の第２実施例を第２図こ示す。
本例電流源回路配置は正の給電端子１ｏ及ブ負の給電端
子１１ （本例ではアース）間のトランジスタＴ１０の
ベース・エミッタ接合と抵抗値Ｒの氏抗ＲＩＧとの直列
接続配置を具える。トランジスタＴ１゜のコレクタを第
１カレントミラー回路の入力端子に接続し、この第１カ
レントミラー回路は、ダイオードとして接続されるトラ
ンジスタＴ１１と、ベース・エミッタ接合がトランジス
タＴ１１のベース・エミッタ接合と並列に配置されるト
ランジスタＴＩ□とを具える。この例では、トランジス
タＴ。
子１１ （本例ではアース）間のトランジスタＴ１０の
ベース・エミッタ接合と抵抗値Ｒの氏抗ＲＩＧとの直列
接続配置を具える。トランジスタＴ１゜のコレクタを第
１カレントミラー回路の入力端子に接続し、この第１カ
レントミラー回路は、ダイオードとして接続されるトラ
ンジスタＴ１１と、ベース・エミッタ接合がトランジス
タＴ１１のベース・エミッタ接合と並列に配置されるト
ランジスタＴＩ□とを具える。この例では、トランジス
タＴ。
のエミッタ面積はトランジスタＴ’＋ｚのエミッタ面積
に等しい。抵抗値Ｒの抵抗Ｒ１１をトランジスタＴ、の
ベース及びエミッタの間に接続する。トランジスタＴＩ
２のコレクタを第２カレントミラー回路の入力端子に接
続し、この第２カレントミラー回路はダイオードとして
接続されるトランジスタＴＩ３と、ベース・エミッタ接
合がトランジスタＴＩ３のベース・エミッタ接合に並列
に接続されると共にコレクタがトランジスタＴ１゜のベ
ースに接続されるトランジスタＴ１４とを具える。トラ
ンジスタＴＩ３及びＴｌ４は同一のエミッタ面積を有し
ている。
に等しい。抵抗値Ｒの抵抗Ｒ１１をトランジスタＴ、の
ベース及びエミッタの間に接続する。トランジスタＴＩ
２のコレクタを第２カレントミラー回路の入力端子に接
続し、この第２カレントミラー回路はダイオードとして
接続されるトランジスタＴＩ３と、ベース・エミッタ接
合がトランジスタＴＩ３のベース・エミッタ接合に並列
に接続されると共にコレクタがトランジスタＴ１゜のベ
ースに接続されるトランジスタＴ１４とを具える。トラ
ンジスタＴＩ３及びＴｌ４は同一のエミッタ面積を有し
ている。
ベースがトランジスタＴＩ０のベースに共通に接続され
るトランジスタＴｌ５Ａ及びＴｌ５Ｉｌのコレクタ端子
１５Ａ、及び１５Ｂに供給電圧に対し線型関数状に増大
する電流が取り出される。従って電流源回路配置は以下
のように動作する。回路配置両端間に供給電圧ｖ５を印
加すると、電流は直列接続配置のトランジスタＴｉｅの
ベース・エミッタ接合及び抵抗ＲＩＧを流れ、この電流
は（Ｖ、 −ＶＢり ／Ｒに等しい。この電流は、トラ
ンジスタＴＩｏのコレクタ回路に流れた後に増幅され、
第１カレント・ミラー回路Ｔ ＋ ＋ ＋ Ｔ ｌ ２
を経て且つ第２カレント・ミラー回ｌ１ｆＩＴ ｌｓ
＋ Ｔ Ｉ ４を経て抵抗ＲＩＯに供給される。抵抗Ｒ
０の両端間にトランジスタＴＩ＋のベース・エミッタ電
圧が生じるため、この抵抗に電流ＶＩＩＥ／Ｒが流れる
。この電流はトランジスタＴ、。
るトランジスタＴｌ５Ａ及びＴｌ５Ｉｌのコレクタ端子
１５Ａ、及び１５Ｂに供給電圧に対し線型関数状に増大
する電流が取り出される。従って電流源回路配置は以下
のように動作する。回路配置両端間に供給電圧ｖ５を印
加すると、電流は直列接続配置のトランジスタＴｉｅの
ベース・エミッタ接合及び抵抗ＲＩＧを流れ、この電流
は（Ｖ、 −ＶＢり ／Ｒに等しい。この電流は、トラ
ンジスタＴＩｏのコレクタ回路に流れた後に増幅され、
第１カレント・ミラー回路Ｔ ＋ ＋ ＋ Ｔ ｌ ２
を経て且つ第２カレント・ミラー回ｌ１ｆＩＴ ｌｓ
＋ Ｔ Ｉ ４を経て抵抗ＲＩＯに供給される。抵抗Ｒ
０の両端間にトランジスタＴＩ＋のベース・エミッタ電
圧が生じるため、この抵抗に電流ＶＩＩＥ／Ｒが流れる
。この電流はトランジスタＴ、。
によりトランジスタＴｌ＋のコレクタ・ベース共通接続
を経て供給される。従ってトランジスタＴ ＋ 。
を経て供給される。従ってトランジスタＴ ＋ 。
はカレント・ミラー Ｔ ＋ ＋ ＋ Ｔ Ｉ ２及び
Ｔｌ３１ Ｔｌ４を経て抵抗ＲＩＧに供給すべき電流も
供給する必要があるため、トランジスタＴ１１及びＴ
Ｉ ２のベース電流を無視し得る場合にはＶ、／Ｈに等
しい総合電流がトランジスタＴＩＯのコレクタに流れる
。この総合電流は供給電圧に正比例して増大する。回路
配置は単位ベース・エミッタ電圧にトランジスタの飽和
電圧（〜０．ＴＶ）を加えた電圧より高い供給電圧に対
し動作することができるため、電流源回路配置は低供給
電圧で使用するのに適している。
Ｔｌ３１ Ｔｌ４を経て抵抗ＲＩＧに供給すべき電流も
供給する必要があるため、トランジスタＴ１１及びＴ
Ｉ ２のベース電流を無視し得る場合にはＶ、／Ｈに等
しい総合電流がトランジスタＴＩＯのコレクタに流れる
。この総合電流は供給電圧に正比例して増大する。回路
配置は単位ベース・エミッタ電圧にトランジスタの飽和
電圧（〜０．ＴＶ）を加えた電圧より高い供給電圧に対
し動作することができるため、電流源回路配置は低供給
電圧で使用するのに適している。
第３図には電流源回路配置の電流電圧特性を示す。
電圧に依存する電流Ｖ、／ＲをトランジスタＴｌ５Ａ及
びＴｌ５Ｉのコレクタ端子１５４及び１５．Ｂから取り
出すことができる。本例において、トランジスタＴＩ３
及びＴ ＋ ａのみならずトランジスタＴＩＩ及びＴ１
２のエミッタ面積を等しくすると、トランジスタＴ１゜
のコレクタ電流は抵抗ＲＩＧに流れる電流に等しくなる
。しかし、トランジスタＴＩ３及びＴ ｉ ａのみなら
ずトランジスタＴ、及びＴ’＋ｚのエミッタ面積を相違
させることもできる。したがってトランジスタＴＩ０の
コレクタ電流はカレント・ミラーＴ１１゜ＴＩＺ及びＴ
１３． Ｔ１４の全利得と抵抗ＲＩＯに流れる電流との
積に等しくなる。即ち抵抗Ｒ０の抵抗値を全利得だけ減
少させる必要がある。第１図に示す回路配置と同様にし
て、ＮＰＮ型トランジスタをＰＮＰ型トランジスタに置
き換えることもでき、且つ逆の場合も同様である。さら
に、抵抗値の等しい抵抗をトランジスタＴ、及びＴ１□
のエミッタ回路に配置することもでき、他の既知のカレ
ント・ミラー回路配置をカレント・ミラー回路Ｔ ＋
ｓ ＋ ７１４に使用することもできる。
びＴｌ５Ｉのコレクタ端子１５４及び１５．Ｂから取り
出すことができる。本例において、トランジスタＴＩ３
及びＴ ＋ ａのみならずトランジスタＴＩＩ及びＴ１
２のエミッタ面積を等しくすると、トランジスタＴ１゜
のコレクタ電流は抵抗ＲＩＧに流れる電流に等しくなる
。しかし、トランジスタＴＩ３及びＴ ｉ ａのみなら
ずトランジスタＴ、及びＴ’＋ｚのエミッタ面積を相違
させることもできる。したがってトランジスタＴＩ０の
コレクタ電流はカレント・ミラーＴ１１゜ＴＩＺ及びＴ
１３． Ｔ１４の全利得と抵抗ＲＩＯに流れる電流との
積に等しくなる。即ち抵抗Ｒ０の抵抗値を全利得だけ減
少させる必要がある。第１図に示す回路配置と同様にし
て、ＮＰＮ型トランジスタをＰＮＰ型トランジスタに置
き換えることもでき、且つ逆の場合も同様である。さら
に、抵抗値の等しい抵抗をトランジスタＴ、及びＴ１□
のエミッタ回路に配置することもでき、他の既知のカレ
ント・ミラー回路配置をカレント・ミラー回路Ｔ ＋
ｓ ＋ ７１４に使用することもできる。
本発明は、上述の実施例に限定されるものではなく種々
の変更例が考え得ることはもちろんである。
の変更例が考え得ることはもちろんである。
第１図は本発明の電流源回路配置の第１例を示す接続図
、 第２図は本発明の電流源回路配置の第２例を示す接続図
、 第３図は第２図に示した電流源回路配置の電流−電圧特
性を示す特性図である。 Ｔ、〜Ｔ３ 、 Ｔ１１．Ｔｌ２・・・ＮＰＮ型トラン
ジスタＴ４１７ｒ ｓＡ”−Ｔｓｃ＋ ＴＩＯ，Ｔｌ３
１ Ｔ１４１ Ｔｌ５Ａ、Ｔｌ５ｌｌ・・・ＰＮＰ型ト
ランジスタ Ｒ＋、Ｒｚ、Ｒａ、ＲｓＡ−Ｒｓｃ、Ｒ＋ｏ、Ｒ＋＋−
抵抗２、 ３．１０．１１・・・給電端子
、 第２図は本発明の電流源回路配置の第２例を示す接続図
、 第３図は第２図に示した電流源回路配置の電流−電圧特
性を示す特性図である。 Ｔ、〜Ｔ３ 、 Ｔ１１．Ｔｌ２・・・ＮＰＮ型トラン
ジスタＴ４１７ｒ ｓＡ”−Ｔｓｃ＋ ＴＩＯ，Ｔｌ３
１ Ｔ１４１ Ｔｌ５Ａ、Ｔｌ５ｌｌ・・・ＰＮＰ型ト
ランジスタ Ｒ＋、Ｒｚ、Ｒａ、ＲｓＡ−Ｒｓｃ、Ｒ＋ｏ、Ｒ＋＋−
抵抗２、 ３．１０．１１・・・給電端子
Claims (1)
- 【特許請求の範囲】 １、第１及び第２給電端子間に、直列接続配置の第１抵
抗と第１トランジスタの少なくともベース・エミッタ接
合とを具える電流源回路配置において、 第１抵抗を流れる電流を定数（乗算定数）倍した（直に
ほぼ等しい電流を出力電流通路に発生し、第１トランジ
スタのベース・エミッタ接合の両端間の電圧にほぼ等し
い電圧が印加された第２抵抗に生じる電流を、前記出力
電流通路に発生した電流に加え、第１抵抗の抵抗値と、
前記直列接合配置のベース・エミッタ接合の数及び乗算
定数の積との商に第２抵抗の抵抗値をほぼ等しくするよ
うにしたことを特徴とする電流源回路配置。 ２、第２抵抗及び第２トランジスタのベース・エミッタ
接合を第１トランジスタのベース・エミッタ接合と並列
に配置し、且つコレクタが第２トランジスタのコレクタ
に接続された第３トランジスタのベース・エミッタ接合
を第１トランジスタのコレクタ及びベースの間に配設す
るようにしたことを特徴とする特許請求の範囲第１項記
載の電流源回路配置。 ３、 出力電流通路は第１トランジスタのコレクタを具
え、該第１トランジスタのコレクタはコレクタ及びベー
ス間が低インピーダンス接続された第２トランジスタを
有する第１カレント・ミラー回路の入力側に接続し、第
２抵抗及び第３トランジスタのベース・エミッタ接合を
第２トランジスタのベース・エミッタ接合に並列に配置
し、この第３トランジスタのコレクタを出力側が第１ト
ランジスタのベースに結合された第２カレント・ミラー
回路の入力側に結合すること特徴とする特許請求の範囲
第１項記載の電流源回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400636A NL8400636A (nl) | 1984-02-29 | 1984-02-29 | Stroombronschakeling. |
| NL8400636 | 1984-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204019A true JPS60204019A (ja) | 1985-10-15 |
| JPH0682308B2 JPH0682308B2 (ja) | 1994-10-19 |
Family
ID=19843565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035415A Expired - Lifetime JPH0682308B2 (ja) | 1984-02-29 | 1985-02-26 | 電流源回路配置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4605892A (ja) |
| EP (1) | EP0155039B1 (ja) |
| JP (1) | JPH0682308B2 (ja) |
| KR (1) | KR920009548B1 (ja) |
| CA (1) | CA1210091A (ja) |
| DE (1) | DE3573848D1 (ja) |
| HK (1) | HK86691A (ja) |
| NL (1) | NL8400636A (ja) |
| SG (1) | SG85890G (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2186140B (en) * | 1986-01-30 | 1989-11-01 | Plessey Co Plc | Current source circuit |
| US4743833A (en) * | 1987-04-03 | 1988-05-10 | Cross Technology, Inc. | Voltage regulator |
| US4882533A (en) * | 1987-08-28 | 1989-11-21 | Unitrode Corporation | Linear integrated circuit voltage drop generator having a base-10-emitter voltage independent current source therein |
| GB2217937A (en) * | 1988-04-29 | 1989-11-01 | Philips Electronic Associated | Current divider circuit |
| US4864216A (en) * | 1989-01-19 | 1989-09-05 | Hewlett-Packard Company | Light emitting diode array current power supply |
| JPH03113613A (ja) * | 1989-09-28 | 1991-05-15 | Sumitomo Electric Ind Ltd | 広ダイナミックレンジ電流源回路 |
| US4958122A (en) * | 1989-12-18 | 1990-09-18 | Motorola, Inc. | Current source regulator |
| JP2001092545A (ja) * | 1999-09-24 | 2001-04-06 | Mitsubishi Electric Corp | セルフバイアス回路 |
| FR2821443B1 (fr) * | 2001-02-26 | 2003-06-20 | St Microelectronics Sa | Source de courant apte a fonctionner sous faible tension d'alimentation et a variation de courant avec la tension d'alimentation quasi nulle |
| US6741119B1 (en) * | 2002-08-29 | 2004-05-25 | National Semiconductor Corporation | Biasing circuitry for generating bias current insensitive to process, temperature and supply voltage variations |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5268946A (en) * | 1975-12-05 | 1977-06-08 | Nec Corp | Constant-voltage bias circuit |
| JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886435A (en) * | 1973-08-03 | 1975-05-27 | Rca Corp | V' be 'voltage voltage source temperature compensation network |
| JPS5482647A (en) * | 1977-12-14 | 1979-07-02 | Sony Corp | Transistor circuit |
| US4172992A (en) * | 1978-07-03 | 1979-10-30 | National Semiconductor Corporation | Constant current control circuit |
| US4443753A (en) * | 1981-08-24 | 1984-04-17 | Advanced Micro Devices, Inc. | Second order temperature compensated band cap voltage reference |
-
1984
- 1984-02-29 NL NL8400636A patent/NL8400636A/nl not_active Application Discontinuation
-
1985
- 1985-02-25 DE DE8585200254T patent/DE3573848D1/de not_active Expired
- 1985-02-25 CA CA000475078A patent/CA1210091A/en not_active Expired
- 1985-02-25 EP EP85200254A patent/EP0155039B1/en not_active Expired
- 1985-02-26 US US06/705,763 patent/US4605892A/en not_active Expired - Fee Related
- 1985-02-26 JP JP60035415A patent/JPH0682308B2/ja not_active Expired - Lifetime
- 1985-02-27 KR KR1019850001245A patent/KR920009548B1/ko not_active Expired
-
1990
- 1990-10-24 SG SG858/90A patent/SG85890G/en unknown
-
1991
- 1991-10-31 HK HK866/91A patent/HK86691A/xx unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5268946A (en) * | 1975-12-05 | 1977-06-08 | Nec Corp | Constant-voltage bias circuit |
| JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0155039A1 (en) | 1985-09-18 |
| HK86691A (en) | 1991-11-08 |
| CA1210091A (en) | 1986-08-19 |
| JPH0682308B2 (ja) | 1994-10-19 |
| EP0155039B1 (en) | 1989-10-18 |
| US4605892A (en) | 1986-08-12 |
| KR850006737A (ko) | 1985-10-16 |
| DE3573848D1 (en) | 1989-11-23 |
| SG85890G (en) | 1991-01-04 |
| NL8400636A (nl) | 1985-09-16 |
| KR920009548B1 (ko) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| US3903479A (en) | Transistor base biasing using semiconductor junctions | |
| JPH033961B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4605892A (en) | Current-source arrangement | |
| JPS60208106A (ja) | 差動増幅器 | |
| US4573019A (en) | Current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS6223213A (ja) | 定電流回路 | |
| JPH0115220Y2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS6253082B2 (ja) | ||
| JPH02122709A (ja) | 増幅装置 | |
| JPH0426245B2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPS5925484B2 (ja) | 電流ミラ−回路 | |
| JPS59147538A (ja) | 信号遮断回路 | |
| JPH0666610B2 (ja) | 差動増幅回路 | |
| JPS61287306A (ja) | アナログ加算回路 |