JPS60206018A - 半導体の製法 - Google Patents
半導体の製法Info
- Publication number
- JPS60206018A JPS60206018A JP59061650A JP6165084A JPS60206018A JP S60206018 A JPS60206018 A JP S60206018A JP 59061650 A JP59061650 A JP 59061650A JP 6165084 A JP6165084 A JP 6165084A JP S60206018 A JPS60206018 A JP S60206018A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- susceptor
- electrodes
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体の製法に関するO
〔従来技術〕
シラン(81H,)のプラスi分解法でえられるアモ/
I/7アスシリコンに、ホスフィン(1%L、)やジボ
ラン(B、H6)をドープすることにより価電子制御が
できることが、ダブル・イー・スピア−らによって19
75年に発見された。1976年、ディー・イー拳カー
ルソンらによってアモルファスシリコンを用いた太陽電
池が試作されるにいたり、アモルファスシリコンは一躍
脚光を集め、太陽電池材料としての研究が活発に進めら
れるようになってきている。
I/7アスシリコンに、ホスフィン(1%L、)やジボ
ラン(B、H6)をドープすることにより価電子制御が
できることが、ダブル・イー・スピア−らによって19
75年に発見された。1976年、ディー・イー拳カー
ルソンらによってアモルファスシリコンを用いた太陽電
池が試作されるにいたり、アモルファスシリコンは一躍
脚光を集め、太陽電池材料としての研究が活発に進めら
れるようになってきている。
これまでの研究成果として、pinヘテ四接合型太陽電
池では、エイ・カタラノらが変換効率10.1%を発表
(1982年)して以来、変換効率が10%をこえるも
のがいくつか報告され、高変換効率薄膜太陽電池として
有望視されるにいたっている。
池では、エイ・カタラノらが変換効率10.1%を発表
(1982年)して以来、変換効率が10%をこえるも
のがいくつか報告され、高変換効率薄膜太陽電池として
有望視されるにいたっている。
しかし、これら高変換効率を有する太陽電池を構成する
アモルファスシリコン膜は、例外な< 13.56 M
Hz付近、あるいはそれ以上の周波数の電源を用いてグ
四−放電分解することによってえられたものであり、そ
れ以下の周波数電源によるグ四−放電分解で、このよう
な高変換効率の太陽電池が製造されたという報告はなさ
れていない。その原因は、電極が基板およびサセプター
と平行に設置され、グレー放電が主に電極と基板あるい
はサセプターとの間で行なわれる平行平板型電極を用い
て、周波数の低い条件で行なわれると、電界反転に要す
る時間が長くなり、グロー放電分解によって生じた各種
イオンに与えられるエネルギーが増加するため、基板上
に堆積している半導体膜へのイオンの衝突により膜質が
低下し、良好な性能を有する太陽電池かえられないため
と考えられる。とくに電界反転に要する時間の長い約1
3−56 MHz未満の放電においては、イオンのもつ
運動エネルギーが大きくなるため、膜質の低下が著しく
なる。
アモルファスシリコン膜は、例外な< 13.56 M
Hz付近、あるいはそれ以上の周波数の電源を用いてグ
四−放電分解することによってえられたものであり、そ
れ以下の周波数電源によるグ四−放電分解で、このよう
な高変換効率の太陽電池が製造されたという報告はなさ
れていない。その原因は、電極が基板およびサセプター
と平行に設置され、グレー放電が主に電極と基板あるい
はサセプターとの間で行なわれる平行平板型電極を用い
て、周波数の低い条件で行なわれると、電界反転に要す
る時間が長くなり、グロー放電分解によって生じた各種
イオンに与えられるエネルギーが増加するため、基板上
に堆積している半導体膜へのイオンの衝突により膜質が
低下し、良好な性能を有する太陽電池かえられないため
と考えられる。とくに電界反転に要する時間の長い約1
3−56 MHz未満の放電においては、イオンのもつ
運動エネルギーが大きくなるため、膜質の低下が著しく
なる。
一方、このような約13.56 MHz以上の周波数の
電源を用いて半導体膜を製造すると、■インピーダンス
マツチングの必要があり、装置の複雑化がさけられない ■装置の自動化の障害となるメガヘルツ帯でのノイズト
ラブルが発生しやすい ■大面積の半導体膜を形成する際に、電極内での電力分
布が無視できなくなる などの問題を含んでいる。
電源を用いて半導体膜を製造すると、■インピーダンス
マツチングの必要があり、装置の複雑化がさけられない ■装置の自動化の障害となるメガヘルツ帯でのノイズト
ラブルが発生しやすい ■大面積の半導体膜を形成する際に、電極内での電力分
布が無視できなくなる などの問題を含んでいる。
これらの問題は、電源の周波数を低下させることにより
、防止あるいは著しく低源させることができると考えら
れる。しかし、電源の周波数を低下させると、とくに直
流グロー放電では放電の開始が困難になり、内部電極構
造のばあいにはそれほど障害にならないが、ガラス管や
石英管などの外部に電極がある外部電極構造のばあいに
は、高電圧を印加するか、トリガーなどを設置するなど
の工夫をしなければ、通常の条件での放電は困難である
といわれている。
、防止あるいは著しく低源させることができると考えら
れる。しかし、電源の周波数を低下させると、とくに直
流グロー放電では放電の開始が困難になり、内部電極構
造のばあいにはそれほど障害にならないが、ガラス管や
石英管などの外部に電極がある外部電極構造のばあいに
は、高電圧を印加するか、トリガーなどを設置するなど
の工夫をしなければ、通常の条件での放電は困難である
といわれている。
本発明者らは前記のごとき実情に鑑み、低周波電源を用
いたばあいにも良好な性′能を有する半導体膜を製造し
うる方法を見出すべく鋭意研究を重ねた結果、本発明を
完成した。
いたばあいにも良好な性′能を有する半導体膜を製造し
うる方法を見出すべく鋭意研究を重ねた結果、本発明を
完成した。
すなわち本発明は、シラン系ガスをグー−放電分解法で
分解させて半導体を製造する際に、基板に対して実質的
に垂直に設置され、しかもアース電位から絶縁された複
数個の対向する電極を用いて、導入されたシラン系ガス
をグ四−放電分解させたのち、導入されたシラン系ガス
と接触するように設置された基板上に分解物を堆積させ
ることを特徴とする半導体の製法に関する。
分解させて半導体を製造する際に、基板に対して実質的
に垂直に設置され、しかもアース電位から絶縁された複
数個の対向する電極を用いて、導入されたシラン系ガス
をグ四−放電分解させたのち、導入されたシラン系ガス
と接触するように設置された基板上に分解物を堆積させ
ることを特徴とする半導体の製法に関する。
本発明に用いるシラン系ガスとは、シラン、ジシラン、
その他の高次シランのうちのガス状のものあるいはこれ
らの混合物などがあげられ、これらのみを用いてもよく
、これらを水素またはアルゴン、ヘリウム、チッ素など
の不活性ガスで希釈して用いてもよく、またこれらにP
lBSN、 0などの元素を含む化合物を含有させたも
のを用いてもよい。
その他の高次シランのうちのガス状のものあるいはこれ
らの混合物などがあげられ、これらのみを用いてもよく
、これらを水素またはアルゴン、ヘリウム、チッ素など
の不活性ガスで希釈して用いてもよく、またこれらにP
lBSN、 0などの元素を含む化合物を含有させたも
のを用いてもよい。
本発明においては、前記シラン系ガスが装置に導入され
、基板に対して実質的に垂直に設置され、しかもアース
電位から絶縁された複数個の電極の間を通過する間に該
電極によりグレー放電せしめられる。
、基板に対して実質的に垂直に設置され、しかもアース
電位から絶縁された複数個の電極の間を通過する間に該
電極によりグレー放電せしめられる。
シラン系ガスの導入量は、装置の大きさ、シラン系ガス
の組成、排気量、電源パワーなどにより異なるため、−
概にはきめられないが、通常、装置内圧が10 〜10
Torr程度に維持されるように、1〜1000 se
cm、、程度導入される。
の組成、排気量、電源パワーなどにより異なるため、−
概にはきめられないが、通常、装置内圧が10 〜10
Torr程度に維持されるように、1〜1000 se
cm、、程度導入される。
導入されたシラン系ガスは、通常2〜10個程度の複数
個の、電極間圧!2〜5Qcm程度の電極間に印加され
た300〜2000 V程度の電圧下で、1シ〜10■
、好ましくは1〜500m程度の周波数で、電極間を通
過する際にグロー放電分解される。
個の、電極間圧!2〜5Qcm程度の電極間に印加され
た300〜2000 V程度の電圧下で、1シ〜10■
、好ましくは1〜500m程度の周波数で、電極間を通
過する際にグロー放電分解される。
前記周波数が1KH!I+未満になると、分解時にイオ
ン種が急激に増加したり、放電開始が困難となり、良好
な半導体膜かえられにくくなる傾向が生じ、10跪をこ
えると、インピーダンスマツチングの必要が生じたり、
メガヘルツ帯でのノイズトラブルが発生したり、製膜面
積を大きくしたときに膜質が低下するなどの傾向が生ず
る。
ン種が急激に増加したり、放電開始が困難となり、良好
な半導体膜かえられにくくなる傾向が生じ、10跪をこ
えると、インピーダンスマツチングの必要が生じたり、
メガヘルツ帯でのノイズトラブルが発生したり、製膜面
積を大きくしたときに膜質が低下するなどの傾向が生ず
る。
本発明においては、用いる複数個の電極はすべてアース
電位から絶縁されている。このことにより、従来の電極
のようにアースされているばあいと異なり、基板あるい
はサセプターと電極との間の放電がおこりに<<、電極
間の電界による放電が主となるため、イオンの基板への
衝突が著しく低減されることになる。
電位から絶縁されている。このことにより、従来の電極
のようにアースされているばあいと異なり、基板あるい
はサセプターと電極との間の放電がおこりに<<、電極
間の電界による放電が主となるため、イオンの基板への
衝突が著しく低減されることになる。
グルー放電分解されたシラン系ガスは、導入されたシラ
ン系ガスと接触するように、また前記電極と実質的に垂
直になるようへ設置された基板に向って進み、該基板上
に分解物を堆積する。
ン系ガスと接触するように、また前記電極と実質的に垂
直になるようへ設置された基板に向って進み、該基板上
に分解物を堆積する。
本明細書において実質的に垂直になるとは、装置の都合
上イオンのダメージが問題とならない程度に、基板に対
して電極の向きを垂直からずらすばあいをも含むことを
意味する概念である。
上イオンのダメージが問題とならない程度に、基板に対
して電極の向きを垂直からずらすばあいをも含むことを
意味する概念である。
本発明に用いる基板にはとくに限定はなく、一般に半導
体の製造に用いられるものが使用されうるが、半導体層
の堆積が180〜600°O程度の基板上に行なわれる
ため、耐熱性な有することが好ましい。
体の製造に用いられるものが使用されうるが、半導体層
の堆積が180〜600°O程度の基板上に行なわれる
ため、耐熱性な有することが好ましい。
グロー放電分解物が基板上に堆積されたシラン系ガスは
、そののち装置外に排気される。
、そののち装置外に排気される。
つぎに本発明の方法を図面にもとづき説明する。
第1図は、本発明に用いる反応装置の一例である容量結
合高周波グロー放電分解装置α0)を説明するための説
明図である。
合高周波グロー放電分解装置α0)を説明するための説
明図である。
第1図において、(1)は、たとえばステンレス製のご
とき反応炉であり、反応炉(1)にはシラン系ガスを導
入するための導入口(8)が設けられている。
とき反応炉であり、反応炉(1)にはシラン系ガスを導
入するための導入口(8)が設けられている。
導入口(8)から供給されたシラン系ガスは、ガス流路
を規定するための、たとえばガラス製または石英製など
の反応管(2)にそって、反応管(2)のきれだ位置に
設置されているサセプター(6)によりシラン系ガスの
流れと接触するように載置された基板(7)に向って流
れる。
を規定するための、たとえばガラス製または石英製など
の反応管(2)にそって、反応管(2)のきれだ位置に
設置されているサセプター(6)によりシラン系ガスの
流れと接触するように載置された基板(7)に向って流
れる。
反応管(2)には、シラン系ガスの流れ方向と平行にな
るように、すなわちサセプター(6)により設置された
基板(γ)と実質的に垂直になるように、RF電極(8
)、(4)が設置されている。R1!’電極(3)、(
4)はアース電位から絶縁されており、該電極間をシラ
ン系ガスが通過するとき、該シラン系ガスがグロー放電
分解せしめられる。
るように、すなわちサセプター(6)により設置された
基板(γ)と実質的に垂直になるように、RF電極(8
)、(4)が設置されている。R1!’電極(3)、(
4)はアース電位から絶縁されており、該電極間をシラ
ン系ガスが通過するとき、該シラン系ガスがグロー放電
分解せしめられる。
第1図には反応管(2)の内側、すなわち内部電極構造
になるように電極(IL (4)が設けられているが、
反応管(2)の外側、すなわち外部電極構造になるよう
に設けてもよい。
になるように電極(IL (4)が設けられているが、
反応管(2)の外側、すなわち外部電極構造になるよう
に設けてもよい。
グルー放電分解せしめられたシラン系ガスは基板(7)
と接触し、分解物が基板(7)上に堆積される。分解物
の堆積にあたり、基板(7)は、基板(7)をはさんで
反応管(2)と反対側に設置されたヒーター(5)によ
り加熱され、適正な温度で牛導体膜が堆積される。
と接触し、分解物が基板(7)上に堆積される。分解物
の堆積にあたり、基板(7)は、基板(7)をはさんで
反応管(2)と反対側に設置されたヒーター(5)によ
り加熱され、適正な温度で牛導体膜が堆積される。
前記分解物の基板(7)との接触は、基板全体にわたっ
て均一であり、かつ堆積効率がよくなるようにすること
が好ましい。この目的を達成するため、基板(7)を載
置するためのサセプター(6)は、反応管(2)とヒー
ター(5)とが対面する部分、すなわち基板(7)が載
置される付近にシラン系ガスを通過させうるように孔が
設けられていたり、電極とサセプターとの距離をイオン
の衝突が問題とならない程度に適当に近づけることによ
り、基板(7)付近をシラン系ガスが通過するようにし
、その他の部分は、反応炉(1)の反応管(2)側とヒ
ーター(5)側とを隔離するようにすることが好ましい
。もちろんす七ブタ−(6)は単に基板(γ)を設置す
るだけの働きをするものであってもよい。
て均一であり、かつ堆積効率がよくなるようにすること
が好ましい。この目的を達成するため、基板(7)を載
置するためのサセプター(6)は、反応管(2)とヒー
ター(5)とが対面する部分、すなわち基板(7)が載
置される付近にシラン系ガスを通過させうるように孔が
設けられていたり、電極とサセプターとの距離をイオン
の衝突が問題とならない程度に適当に近づけることによ
り、基板(7)付近をシラン系ガスが通過するようにし
、その他の部分は、反応炉(1)の反応管(2)側とヒ
ーター(5)側とを隔離するようにすることが好ましい
。もちろんす七ブタ−(6)は単に基板(γ)を設置す
るだけの働きをするものであってもよい。
基板(7)と接触せしめられ、分解物が堆積せしめられ
たシラン系ガスは、反応炉(1)のヒーター側に設けら
れた排気口(9)から排気される。
たシラン系ガスは、反応炉(1)のヒーター側に設けら
れた排気口(9)から排気される。
このようにして太陽電池などに用いられるアモルファス
タイプ、マイク四スタリンタイプなどの半導体が製造さ
れる。
タイプ、マイク四スタリンタイプなどの半導体が製造さ
れる。
第1Nに示したような装置を用いて本発明の方法により
半導体を製造すると、グロー放電分解は2枚の電極の間
でおこり、発生したイオンは主として電極間を往後運動
し、基板との望ましくない衝突はほとんどなくなり、良
質な半導体膜の製造が可能になる。
半導体を製造すると、グロー放電分解は2枚の電極の間
でおこり、発生したイオンは主として電極間を往後運動
し、基板との望ましくない衝突はほとんどなくなり、良
質な半導体膜の製造が可能になる。
つぎに本発明の方法を実施例にもとづき説明する。
実施例1
第1図に示すようなグルー放電分解装置であって、電極
(8)、(4)の面積がそれぞれ20.0am2、電極
間距離7.5am、電極のサセプターに近い端部とサセ
プター間距離が20mである装置を用い、所定の電源周
波数で対向電極に電圧600Vを印加し、シランのグロ
ー放電を行なった。
(8)、(4)の面積がそれぞれ20.0am2、電極
間距離7.5am、電極のサセプターに近い端部とサセ
プター間距離が20mである装置を用い、所定の電源周
波数で対向電極に電圧600Vを印加し、シランのグロ
ー放電を行なった。
あらかじめ、20m X 2cmのコーニング7059
ガラスをサセプターに固定し、反応炉内の内部圧力をタ
ーボ分子ポンプで10””Torrまで減圧したのち、
ヒーターで22500に加熱した。そののち気体導入口
から、あらかじめ水素で希釈した10モル%のシラン(
SiH4)ガスを60accmの流量で反応炉内に導入
するとともに、反応炉内の圧力を1、 QTorrに調
整しながら排気口から排気した。反応炉内のガスが定常
状態になった時点で、電極間に所定の周波数で正弦電圧
を印加し、グo −放電分解を行なった。形成されるア
モルファスシリコン膜厚を5000〜7000Hになる
ように放電時間を調整し、放電終了後室温まで降温した
のち、AIを蒸着させて、幅1.5cmのコブラナ型電
極を形成した。このときのアモルファスシリコン膜成長
速度は0.6〜1.1jL/秒であった。
ガラスをサセプターに固定し、反応炉内の内部圧力をタ
ーボ分子ポンプで10””Torrまで減圧したのち、
ヒーターで22500に加熱した。そののち気体導入口
から、あらかじめ水素で希釈した10モル%のシラン(
SiH4)ガスを60accmの流量で反応炉内に導入
するとともに、反応炉内の圧力を1、 QTorrに調
整しながら排気口から排気した。反応炉内のガスが定常
状態になった時点で、電極間に所定の周波数で正弦電圧
を印加し、グo −放電分解を行なった。形成されるア
モルファスシリコン膜厚を5000〜7000Hになる
ように放電時間を調整し、放電終了後室温まで降温した
のち、AIを蒸着させて、幅1.5cmのコブラナ型電
極を形成した。このときのアモルファスシリコン膜成長
速度は0.6〜1.1jL/秒であった。
このようにしてえられたアモルファスシリコン膜の暗時
および光(100mW/am2のAM−1光線)照射時
の導電率を測定した。その結果を第2図に示す。
および光(100mW/am2のAM−1光線)照射時
の導電率を測定した。その結果を第2図に示す。
なお本実施例で用いた電源では周波数可変出力計が入手
できなかったため、正確な電源出力は不明であった。
できなかったため、正確な電源出力は不明であった。
比較例1
実施例1で用いた反応炉内の2枚の電極をとりのぞき、
かわりに直径7.Qomの円形の電極を基板に対して平
行になるように設置、した。サセプターと電極との距離
は5.0amで電極は電源の端子に接続した。電源の一
方の端子とサセプターは接地し、電極とす七ブタ−の間
で放電がおこるようにした。
かわりに直径7.Qomの円形の電極を基板に対して平
行になるように設置、した。サセプターと電極との距離
は5.0amで電極は電源の端子に接続した。電源の一
方の端子とサセプターは接地し、電極とす七ブタ−の間
で放電がおこるようにした。
このようにして設置した平行基板型の電極を用いて、前
述と同じ条件で、所定の周波数でグリ−放電分解を行な
い、アモルファスシリコン膜をえた。アモルファスシリ
コン膜成長速度は1.8〜6.1V秒であった。
述と同じ条件で、所定の周波数でグリ−放電分解を行な
い、アモルファスシリコン膜をえた。アモルファスシリ
コン膜成長速度は1.8〜6.1V秒であった。
第3図に実施例1と同様にして測定した暗所導電率およ
び光照射時の導電率を示す。
び光照射時の導電率を示す。
比較例2
比較例1と同一の装置を用いて同様にして13−56M
H2高周波電源によるグロー放電分解を行なった。高周
波出力を10Wから40Wまで変化させた。
H2高周波電源によるグロー放電分解を行なった。高周
波出力を10Wから40Wまで変化させた。
えられたアモルファスシリコン膜を用いて、実施例1と
同様にして測定した光照射時の導電率を第4図に示す◇ 第2図〜第4図に示す光照射時における導電率の結果か
ら、つぎのことがわかる。
同様にして測定した光照射時の導電率を第4図に示す◇ 第2図〜第4図に示す光照射時における導電率の結果か
ら、つぎのことがわかる。
すなわち、最も一般的に行なわれている13.56MH
zの周波数で平行平板電極を用いる方法では、第4図に
示すように、10〜40W (0、26〜1.0’W/
am”)で9.8 X 10”” 〜6.OX 10−
’ (Qom)−1の光照射時導電率を示すアモルファ
スシリコン膜かえられたのに対して、低周波でえられた
アモルファスシリコン膜の光導電率は、第3図に示すよ
うに、!、OXIO〜1.7X10 (Qom) にし
かすぎない。
zの周波数で平行平板電極を用いる方法では、第4図に
示すように、10〜40W (0、26〜1.0’W/
am”)で9.8 X 10”” 〜6.OX 10−
’ (Qom)−1の光照射時導電率を示すアモルファ
スシリコン膜かえられたのに対して、低周波でえられた
アモルファスシリコン膜の光導電率は、第3図に示すよ
うに、!、OXIO〜1.7X10 (Qom) にし
かすぎない。
一方、本発明の方法では、第2図に示すように、!、O
X10””(Qom)−1以上の光導電率を有するアモ
ルファスシリコン膜かえられていることがわかる。
X10””(Qom)−1以上の光導電率を有するアモ
ルファスシリコン膜かえられていることがわかる。
このように本発明によると、15.56−の高周波電源
を用いて作製したのと同程度あるいはそれ以上の性能を
有する半導体膜を、低周波電源を用いても製造すること
ができる。
を用いて作製したのと同程度あるいはそれ以上の性能を
有する半導体膜を、低周波電源を用いても製造すること
ができる。
なお上記実施例においては、10モル%の水素希釈シラ
ンガスのみを用いたが、ドーピング膜を堆積させるため
、ボ四ンなどの周期表皇族の元素を含むジボランなどの
ガスや、リンなどの周期表V族の元素を含むホスフィン
などのガスを混合す、るばあいに対しても、本発明の方
法が適用可能であることはいうまでもない。また炭化水
紫、アンモニアなどのガスを併用して、シリコンカーバ
イドなどの他元素を含むシリコン化合物牛導体を製造す
ることもできる。
ンガスのみを用いたが、ドーピング膜を堆積させるため
、ボ四ンなどの周期表皇族の元素を含むジボランなどの
ガスや、リンなどの周期表V族の元素を含むホスフィン
などのガスを混合す、るばあいに対しても、本発明の方
法が適用可能であることはいうまでもない。また炭化水
紫、アンモニアなどのガスを併用して、シリコンカーバ
イドなどの他元素を含むシリコン化合物牛導体を製造す
ることもできる。
第1図は本発明の方法に用いる装置の一例を示す概略側
面図、第2図は第1図に示した装置を用い、低周波電源
によりグルー放電を行なってえた半導体膜の暗時および
光照射時の導電率と周波数との関係を示すグラフ、第3
図は平行平板型電極を用い、低周波グルー放電を行なっ
てえた半導体膜の暗時および光照射時の導電率と周波数
との関係を示すグラフ、第4図は第6図に用いた装置と
同じ装置を用いて13.56MHzの高周波グ田−放電
を行なってえた半導体膜の光照射時の導電率と高周波出
力(R?パワー)との関係を示すグラフである。 (図面の主要符号) (8)、(4)let極 (7):基 板 第1図
面図、第2図は第1図に示した装置を用い、低周波電源
によりグルー放電を行なってえた半導体膜の暗時および
光照射時の導電率と周波数との関係を示すグラフ、第3
図は平行平板型電極を用い、低周波グルー放電を行なっ
てえた半導体膜の暗時および光照射時の導電率と周波数
との関係を示すグラフ、第4図は第6図に用いた装置と
同じ装置を用いて13.56MHzの高周波グ田−放電
を行なってえた半導体膜の光照射時の導電率と高周波出
力(R?パワー)との関係を示すグラフである。 (図面の主要符号) (8)、(4)let極 (7):基 板 第1図
Claims (1)
- 【特許請求の範囲】 1 シラン系ガスをグロー放電分解法で分解させて半導
体を製造する際に、基板に対して実質的に垂直に設置さ
れ、しかもアース電位から絶縁された複数個の対向する
電極を用いて、導入されたシラン系ガスをグロー放電分
解させたのち、導入されたシラン系ガスと接触するよう
に設置された基板上に分解物を堆積させることを特徴と
する半導体の製法。 2 前記グロー放電分解における電源の周波数が1m〜
10馳である特許請求の範囲第1項記載の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59061650A JPH07111957B2 (ja) | 1984-03-28 | 1984-03-28 | 半導体の製法 |
| US06/716,302 US4634601A (en) | 1984-03-28 | 1985-03-26 | Method for production of semiconductor by glow discharge decomposition of silane |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59061650A JPH07111957B2 (ja) | 1984-03-28 | 1984-03-28 | 半導体の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206018A true JPS60206018A (ja) | 1985-10-17 |
| JPH07111957B2 JPH07111957B2 (ja) | 1995-11-29 |
Family
ID=13177309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59061650A Expired - Lifetime JPH07111957B2 (ja) | 1984-03-28 | 1984-03-28 | 半導体の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4634601A (ja) |
| JP (1) | JPH07111957B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639116A (ja) * | 1986-06-30 | 1988-01-14 | Mitsui Toatsu Chem Inc | 膜形成方法 |
| KR100862842B1 (ko) | 2007-08-08 | 2008-10-09 | 주식회사 동부하이텍 | Milo 공정 챔버 시스템 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175016B (en) * | 1985-05-11 | 1990-01-24 | Barr & Stroud Ltd | Optical coating |
| JPS62271418A (ja) * | 1986-05-20 | 1987-11-25 | Matsushita Electric Ind Co Ltd | 非晶質シリコン半導体素子の製造方法 |
| US4792460A (en) * | 1986-07-15 | 1988-12-20 | Electric Power Research Institute, Inc. | Method for production of polysilanes and polygermanes, and deposition of hydrogenated amorphous silicon, alloys thereof, or hydrogenated amorphous germanium |
| US4842892A (en) * | 1987-09-29 | 1989-06-27 | Xerox Corporation | Method for depositing an n+ amorphous silicon layer onto contaminated substrate |
| FR2641000A1 (ja) * | 1988-12-22 | 1990-06-29 | Centre Nat Rech Scient | |
| JPH0653151A (ja) * | 1992-06-03 | 1994-02-25 | Showa Shell Sekiyu Kk | アモルファスシリコン薄膜およびそれを応用した太陽電池 |
| US6974766B1 (en) * | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| US6635583B2 (en) | 1998-10-01 | 2003-10-21 | Applied Materials, Inc. | Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating |
| US6821571B2 (en) | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| US6423384B1 (en) | 1999-06-25 | 2002-07-23 | Applied Materials, Inc. | HDP-CVD deposition of low dielectric constant amorphous carbon film |
| US6521546B1 (en) | 2000-06-14 | 2003-02-18 | Applied Materials, Inc. | Method of making a fluoro-organosilicate layer |
| US6559052B2 (en) | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
| US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| US6764958B1 (en) | 2000-07-28 | 2004-07-20 | Applied Materials Inc. | Method of depositing dielectric films |
| US6573196B1 (en) | 2000-08-12 | 2003-06-03 | Applied Materials Inc. | Method of depositing organosilicate layers |
| CH694949A5 (de) * | 2000-09-22 | 2005-09-30 | Tetra Laval Holdings & Finance | Verfahren und Vorrichtung zur Behandlung von Oberflaechen mit Hilfe eines Glimmentladungs-Plasmas. |
| US6531398B1 (en) | 2000-10-30 | 2003-03-11 | Applied Materials, Inc. | Method of depositing organosillicate layers |
| US6500773B1 (en) | 2000-11-27 | 2002-12-31 | Applied Materials, Inc. | Method of depositing organosilicate layers |
| US6537733B2 (en) * | 2001-02-23 | 2003-03-25 | Applied Materials, Inc. | Method of depositing low dielectric constant silicon carbide layers |
| US6472333B2 (en) | 2001-03-28 | 2002-10-29 | Applied Materials, Inc. | Silicon carbide cap layers for low dielectric constant silicon oxide layers |
| US6777171B2 (en) | 2001-04-20 | 2004-08-17 | Applied Materials, Inc. | Fluorine-containing layers for damascene structures |
| JP2002371357A (ja) * | 2001-06-14 | 2002-12-26 | Canon Inc | シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置 |
| US6759327B2 (en) * | 2001-10-09 | 2004-07-06 | Applied Materials Inc. | Method of depositing low k barrier layers |
| US6656837B2 (en) * | 2001-10-11 | 2003-12-02 | Applied Materials, Inc. | Method of eliminating photoresist poisoning in damascene applications |
| US6838393B2 (en) * | 2001-12-14 | 2005-01-04 | Applied Materials, Inc. | Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide |
| US7091137B2 (en) * | 2001-12-14 | 2006-08-15 | Applied Materials | Bi-layer approach for a hermetic low dielectric constant layer for barrier applications |
| US6890850B2 (en) * | 2001-12-14 | 2005-05-10 | Applied Materials, Inc. | Method of depositing dielectric materials in damascene applications |
| US20030194496A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Methods for depositing dielectric material |
| US7008484B2 (en) * | 2002-05-06 | 2006-03-07 | Applied Materials Inc. | Method and apparatus for deposition of low dielectric constant materials |
| GB2406583B (en) * | 2002-08-08 | 2005-12-21 | Trikon Technologies Ltd | Improvements to showerheads |
| US7749563B2 (en) * | 2002-10-07 | 2010-07-06 | Applied Materials, Inc. | Two-layer film for next generation damascene barrier application with good oxidation resistance |
| US7270713B2 (en) * | 2003-01-07 | 2007-09-18 | Applied Materials, Inc. | Tunable gas distribution plate assembly |
| US6790788B2 (en) * | 2003-01-13 | 2004-09-14 | Applied Materials Inc. | Method of improving stability in low k barrier layers |
| US6942753B2 (en) | 2003-04-16 | 2005-09-13 | Applied Materials, Inc. | Gas distribution plate assembly for large area plasma enhanced chemical vapor deposition |
| US7147713B2 (en) * | 2003-04-30 | 2006-12-12 | Cree, Inc. | Phase controlled sublimation |
| US7247513B2 (en) * | 2003-05-08 | 2007-07-24 | Caracal, Inc. | Dissociation of silicon clusters in a gas phase during chemical vapor deposition homo-epitaxial growth of silicon carbide |
| US7030041B2 (en) * | 2004-03-15 | 2006-04-18 | Applied Materials Inc. | Adhesion improvement for low k dielectrics |
| US7229911B2 (en) * | 2004-04-19 | 2007-06-12 | Applied Materials, Inc. | Adhesion improvement for low k dielectrics to conductive materials |
| US20050233555A1 (en) * | 2004-04-19 | 2005-10-20 | Nagarajan Rajagopalan | Adhesion improvement for low k dielectrics to conductive materials |
| US20050277302A1 (en) * | 2004-05-28 | 2005-12-15 | Nguyen Son V | Advanced low dielectric constant barrier layers |
| US7229041B2 (en) * | 2004-06-30 | 2007-06-12 | Ohio Central Steel Company | Lifting lid crusher |
| US7288205B2 (en) * | 2004-07-09 | 2007-10-30 | Applied Materials, Inc. | Hermetic low dielectric constant layer for barrier applications |
| US20060021703A1 (en) * | 2004-07-29 | 2006-02-02 | Applied Materials, Inc. | Dual gas faceplate for a showerhead in a semiconductor wafer processing system |
| US10811232B2 (en) * | 2017-08-08 | 2020-10-20 | Applied Materials, Inc. | Multi-plate faceplate for a processing chamber |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811240U (ja) * | 1981-07-14 | 1983-01-25 | 株式会社島津製作所 | プラズマcvd装置 |
| JPS58143589A (ja) * | 1982-02-19 | 1983-08-26 | Kanegafuchi Chem Ind Co Ltd | シリコン系半導体 |
| JPS58164221A (ja) * | 1982-03-25 | 1983-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064521A (en) * | 1975-07-28 | 1977-12-20 | Rca Corporation | Semiconductor device having a body of amorphous silicon |
| US4262631A (en) * | 1979-10-01 | 1981-04-21 | Kubacki Ronald M | Thin film deposition apparatus using an RF glow discharge |
| JPS5842126B2 (ja) * | 1980-10-31 | 1983-09-17 | 鐘淵化学工業株式会社 | アモルファスシリコンの製造方法 |
| JPS57186321A (en) * | 1981-05-12 | 1982-11-16 | Fuji Electric Corp Res & Dev Ltd | Producing method for amorphous silicon film |
| US4460673A (en) * | 1981-06-03 | 1984-07-17 | Fuji Electric Company, Ltd. | Method of producing amorphous silicon layer and its manufacturing apparatus |
| JPS59128281A (ja) * | 1982-12-29 | 1984-07-24 | 信越化学工業株式会社 | 炭化けい素被覆物の製造方法 |
| US4492736A (en) * | 1983-09-29 | 1985-01-08 | Atlantic Richfield Company | Process for forming microcrystalline silicon material and product |
-
1984
- 1984-03-28 JP JP59061650A patent/JPH07111957B2/ja not_active Expired - Lifetime
-
1985
- 1985-03-26 US US06/716,302 patent/US4634601A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811240U (ja) * | 1981-07-14 | 1983-01-25 | 株式会社島津製作所 | プラズマcvd装置 |
| JPS58143589A (ja) * | 1982-02-19 | 1983-08-26 | Kanegafuchi Chem Ind Co Ltd | シリコン系半導体 |
| JPS58164221A (ja) * | 1982-03-25 | 1983-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639116A (ja) * | 1986-06-30 | 1988-01-14 | Mitsui Toatsu Chem Inc | 膜形成方法 |
| KR100862842B1 (ko) | 2007-08-08 | 2008-10-09 | 주식회사 동부하이텍 | Milo 공정 챔버 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07111957B2 (ja) | 1995-11-29 |
| US4634601A (en) | 1987-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60206018A (ja) | 半導体の製法 | |
| US6755151B2 (en) | Hot-filament chemical vapor deposition chamber and process with multiple gas inlets | |
| US5130170A (en) | Microwave pcvd method for continuously forming a large area functional deposited film using a curved moving substrate web with microwave energy with a directivity in one direction perpendicular to the direction of microwave propagation | |
| US6670543B2 (en) | Thin-film solar cells and method of making | |
| JPS62271418A (ja) | 非晶質シリコン半導体素子の製造方法 | |
| JP5225389B2 (ja) | プラズマcvd装置、半導体膜の製造方法、薄膜太陽電池の製造方法およびプラズマcvd装置のクリーニング方法 | |
| JPS63197329A (ja) | プラズマ・チャンバー内で、無定形水素化シリコンを基板へ付着させる方法 | |
| CN100557076C (zh) | 一种生长非晶态硅的方法及所得的非晶态硅薄膜 | |
| JPH0574713A (ja) | 非晶質半導体薄膜の製造方法 | |
| JPH07230960A (ja) | プラズマcvd装置 | |
| JPH0576172B2 (ja) | ||
| JPH0576173B2 (ja) | ||
| JPH0142125B2 (ja) | ||
| EP0140130B1 (en) | Process and apparatus for preparing semiconductor layer | |
| JPH06295866A (ja) | プラズマ反応装置 | |
| JP2001291882A (ja) | 薄膜の製造方法 | |
| JPH0574707A (ja) | 非晶質半導体薄膜の製造方法 | |
| JP2002246622A (ja) | 結晶系シリコン薄膜光起電力素子、その製造方法、及びその評価方法 | |
| US20100116334A1 (en) | Vhf energized plasma deposition process for the preparation of thin film materials | |
| JPS5927522A (ja) | アモルフアス半導体薄膜の製造方法 | |
| JP2018026594A (ja) | プラズマcvd装置及びプラズマcvd法 | |
| JP3396395B2 (ja) | アモルファス半導体薄膜の製造装置 | |
| JP3416546B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP2000252216A (ja) | プラズマcvd装置およびシリコン系薄膜光電変換装置の製造方法 | |
| US20100117172A1 (en) | Thin film semiconductor alloy material prepared by a vhf energized plasma deposition process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |