JPS60206151A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60206151A JPS60206151A JP6117584A JP6117584A JPS60206151A JP S60206151 A JPS60206151 A JP S60206151A JP 6117584 A JP6117584 A JP 6117584A JP 6117584 A JP6117584 A JP 6117584A JP S60206151 A JPS60206151 A JP S60206151A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- conductive layer
- conductive
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、多層配線における段差部での下層の導電層
と上層の導電層の短絡および上層の導電層の断線を解決
するようにし互生導体装置の製造方法に関する。
と上層の導電層の短絡および上層の導電層の断線を解決
するようにし互生導体装置の製造方法に関する。
（従来技術）
従来の多層配線構造の半導体装置の代表的な製造方法の
一例を第１図（ａ）〜第１１Ｑ（ｄ）の工程説明図を用
いて説明する。まず、第１図（ａ）に示すように、Ｐ型
またはＮ型の拡散層２が形成された半導体基板１上に、
例えば酸化膜などの第１絶縁層３を形成する。
一例を第１図（ａ）〜第１１Ｑ（ｄ）の工程説明図を用
いて説明する。まず、第１図（ａ）に示すように、Ｐ型
またはＮ型の拡散層２が形成された半導体基板１上に、
例えば酸化膜などの第１絶縁層３を形成する。
次に、第１図（ｂ）に示すように、拡散層２とコンタク
Ｉｉ−とるための窓を、絶縁層３に設けた後、金属膜、
例えばＭ膜を蒸着などで形成し、拡散層２とコンタクト
をとるための導電層４ａと配線となる導電層４ｂｉフオ
トリソ技術で形成する。
Ｉｉ−とるための窓を、絶縁層３に設けた後、金属膜、
例えばＭ膜を蒸着などで形成し、拡散層２とコンタクト
をとるための導電層４ａと配線となる導電層４ｂｉフオ
トリソ技術で形成する。
次に、第１図（ｃ）に示す工うに、導電層４ａ 、４ｂ
全含む第１絶僚層３上にＣＶＤ法などに↓クリンガラス
酸化膜などを形成し、第２絶縁層５とする。
全含む第１絶僚層３上にＣＶＤ法などに↓クリンガラス
酸化膜などを形成し、第２絶縁層５とする。
次に、第１図（ｄ）に示すように、第２絶縁層５にフォ
トリソ技術にニジ、選択的に第１導電層４ａ上にコンタ
クト’ｆｆ−とるための窓を設けた後、この窓を含む第
２絶縁層５上にアルミ膜などの金属膜を形成する。その
後、フォトリソ技術により必要な配線層、つまシ第２導
電層６を形成する。
トリソ技術にニジ、選択的に第１導電層４ａ上にコンタ
クト’ｆｆ−とるための窓を設けた後、この窓を含む第
２絶縁層５上にアルミ膜などの金属膜を形成する。その
後、フォトリソ技術により必要な配線層、つまシ第２導
電層６を形成する。
しかしながら、第１図（ｄ）に示されているような半導
体装置には、次のような欠点がある。第１図（ｄ）にお
いて、第２絶縁層５は下層の第１導電層４ａ、４ｂなど
と同じ凹凸状の表面段差を示す形になシ、丸印Ａにおけ
る段差部で、第２導電層６が薄くなっタシ、切れｇＤす
る、いわゆる段切れを生じる。
体装置には、次のような欠点がある。第１図（ｄ）にお
いて、第２絶縁層５は下層の第１導電層４ａ、４ｂなど
と同じ凹凸状の表面段差を示す形になシ、丸印Ａにおけ
る段差部で、第２導電層６が薄くなっタシ、切れｇＤす
る、いわゆる段切れを生じる。
また、第２絶縁Ｎ５は下層の第１導電層４ａなどの端の
部分の丸印Ｂで薄くなるため、丸印Ｂにおいて、第１導
電層４ａと第２導電層６間の絶縁耐圧が著しく低下する
という欠点を有している。
部分の丸印Ｂで薄くなるため、丸印Ｂにおいて、第１導
電層４ａと第２導電層６間の絶縁耐圧が著しく低下する
という欠点を有している。
これらの欠点全解消するため、各種の技術が開発されて
おシ、例えば、代表的なものとして、アルミの陽極酸化
ケ用いたもの（特公昭５６−１０７８８号公報）、配線
傾斜エツチングによるもの（特公昭４９−４１７７号公
報）、低温アルミナ膜によるもの（特公昭５１−１５９
５７号公報）、ポリイミド樹脂膜によるもの（特公昭５
６−５５０２号公報）などがあるが、これらの先行技術
の方法には一長一短があシ、必ずしもよい解決方法では
ない。
おシ、例えば、代表的なものとして、アルミの陽極酸化
ケ用いたもの（特公昭５６−１０７８８号公報）、配線
傾斜エツチングによるもの（特公昭４９−４１７７号公
報）、低温アルミナ膜によるもの（特公昭５１−１５９
５７号公報）、ポリイミド樹脂膜によるもの（特公昭５
６−５５０２号公報）などがあるが、これらの先行技術
の方法には一長一短があシ、必ずしもよい解決方法では
ない。
（発明の目的）
この発明の目的は、従来の工程全はとんど変更すること
なく、簡単な処理の付加だけで、多層配線における段差
部での下層の導電層と上層の導電層の短絡および上層の
導電層の断線を解決することができる半導体装置の製造
方法を得るにある。
なく、簡単な処理の付加だけで、多層配線における段差
部での下層の導電層と上層の導電層の短絡および上層の
導電層の断線を解決することができる半導体装置の製造
方法を得るにある。
（発明の概要）
この発明の要点は、第１絶縁層の表面上にリン全ドープ
した絶縁層を形成することにぶり、常圧ＣＶＤ法に↓り
第２絶縁層を形成する時、リンを含む絶縁層上のＣＶＤ
膜成長速度が速めことを利用して、第１導電層上の第２
絶縁層の膜厚と、第１絶縁層上の第２絶縁層の膜厚の膜
厚差を減少させて、第２絶縁層全面を平坦化することに
ある。
した絶縁層を形成することにぶり、常圧ＣＶＤ法に↓り
第２絶縁層を形成する時、リンを含む絶縁層上のＣＶＤ
膜成長速度が速めことを利用して、第１導電層上の第２
絶縁層の膜厚と、第１絶縁層上の第２絶縁層の膜厚の膜
厚差を減少させて、第２絶縁層全面を平坦化することに
ある。
（実施例）
次に、この発明の半導体装置の製造方法の一実施例を第
２図（ａ）〜第２図（ｅ） ｋ用いて説明する。壕ず、
第２図（ａ）に示す↓うに、Ｐ型またはＮ型拡散層１２
が形成された半導体基板１１上に、例えば、酸化膜（Ｐ
ＳＧ）などの第１絶縁層１３全形成する。
２図（ａ）〜第２図（ｅ） ｋ用いて説明する。壕ず、
第２図（ａ）に示す↓うに、Ｐ型またはＮ型拡散層１２
が形成された半導体基板１１上に、例えば、酸化膜（Ｐ
ＳＧ）などの第１絶縁層１３全形成する。
次に、第２図（ｂ）に示す↓うに、第１絶縁層１３の表
面上に、イオン注入や拡散などに工り、１×１ ｏ％−
３程度の高濃度のリンをドープしｆｃ１０００〜２００
０Ｘ位のリンドープ絶縁層１４を形成する。
面上に、イオン注入や拡散などに工り、１×１ ｏ％−
３程度の高濃度のリンをドープしｆｃ１０００〜２００
０Ｘ位のリンドープ絶縁層１４を形成する。
次に、第２図（ｃ）に示すように、拡散層１２とコンタ
クトラとるための窓を、第１絶縁層１３お工びリンドー
プ絶縁層１４に設けた後、金属膜を、例えばＭ全蒸着な
どで５０００λ〜９ｏｏｏＡ形成し。
クトラとるための窓を、第１絶縁層１３お工びリンドー
プ絶縁層１４に設けた後、金属膜を、例えばＭ全蒸着な
どで５０００λ〜９ｏｏｏＡ形成し。
拡散層１２とコンタクトラとるための導電層１５ａと配
線となる導電層１５ｋｌフオトリン技術で形成する。
線となる導電層１５ｋｌフオトリン技術で形成する。
次に、第２図（ｃｌ）に示す工うに、導電層１５ａ。
１５ｂを含む第１絶縁層１３とリンドープ絶縁層１４上
に常圧ＣＶＤ法にニジ、リンガラスや酸化膜を３００℃
〜５００℃の低温常圧で５０００λ〜５ｏｏｏＡ形成し
、第２絶縁層１６とする。
に常圧ＣＶＤ法にニジ、リンガラスや酸化膜を３００℃
〜５００℃の低温常圧で５０００λ〜５ｏｏｏＡ形成し
、第２絶縁層１６とする。
次に、第２図（ｅ）に示すように、第２絶縁層１６にフ
ォトリソ技術にニジ、選択的に第１導電層１５ａ上にコ
ンタクＩｆとるための窓を設け、この窓を富む第２絶縁
層１６上に、金属膜を、例えばＭを蒸着などで５ｏｏｏ
ｉ〜１ｏｏｏｏＸ形成する。
ォトリソ技術にニジ、選択的に第１導電層１５ａ上にコ
ンタクＩｆとるための窓を設け、この窓を富む第２絶縁
層１６上に、金属膜を、例えばＭを蒸着などで５ｏｏｏ
ｉ〜１ｏｏｏｏＸ形成する。
その後、フォトリソ技術に↓シ、必要な配線層つまシ、
第２導電層１７を形成する。
第２導電層１７を形成する。
この発明の特徴的なところは第１絶僚層１３上のＰＳＧ
（リンドープ絶縁層１４）によって、第２絶縁層１６
の成長速度が高くなること全利用したものである。すな
わち、下地がＰＳＧの第１絶縁層１３のところは従来例
と比較して膜厚の成長速度が速くなる。導電層上では従
来例と膜厚の成長速度は変らない。
（リンドープ絶縁層１４）によって、第２絶縁層１６
の成長速度が高くなること全利用したものである。すな
わち、下地がＰＳＧの第１絶縁層１３のところは従来例
と比較して膜厚の成長速度が速くなる。導電層上では従
来例と膜厚の成長速度は変らない。
従って、選択的に成長することにより、第２図（ｅ）
２−らも明らかなように、段差部における第２絶縁層１
６の段差Ｃ’に軽減することができる。ここで、従来の
製造方法とこの発明の製造方法に二って得られた半導体
装置を表にして対比すると、次の第１表の通シである。
２−らも明らかなように、段差部における第２絶縁層１
６の段差Ｃ’に軽減することができる。ここで、従来の
製造方法とこの発明の製造方法に二って得られた半導体
装置を表にして対比すると、次の第１表の通シである。
く第１表〉
この第１表において、ＣＶＤ膜は、酸化膜でもリンドー
プ膜でも、この効果は変らない。この効果は実験的にＣ
ＶＤの成長温度が低い程大きい。従って、ＣＶＤの反応
が生じる範囲で最も低い温度（３００〜４００℃ンが好
ましい。
プ膜でも、この効果は変らない。この効果は実験的にＣ
ＶＤの成長温度が低い程大きい。従って、ＣＶＤの反応
が生じる範囲で最も低い温度（３００〜４００℃ンが好
ましい。
この発明では、常圧ＣＶＤ膜成長速度の下地表面渥度依
存性全利用して成長を行っている。第３図（絶縁膜中の
リン量比対ＣＶＤ＠の成長速度比）に示すように、下地
絶縁層中のリン量が増加すると、ＣＶＤ ＠成長速度も
増加する関係がある５、下地絶縁層中にリンを含まない
場合、（丸印の位置）に比べて、下地絶縁・層にリンを
含んだ場合は、ＣＶＤ膜の成長速度が増加する５、 この現象を利用して、第２絶縁層１６を常圧ＣＶＤ法に
エリ形成する場合、第１絶縁層１３の表面上にリンをド
ープした絶縁層を形成した時（この発明）は、第１絶縁
層１３の表面上にリン全ドーグした絶縁層を形成しない
時（従来〕に比べて、ＣＶＤ膜の成長速度が増加するた
め、第１絶鍬層１３上のＣＶＤ膜の厚さが厚く力る。
存性全利用して成長を行っている。第３図（絶縁膜中の
リン量比対ＣＶＤ＠の成長速度比）に示すように、下地
絶縁層中のリン量が増加すると、ＣＶＤ ＠成長速度も
増加する関係がある５、下地絶縁層中にリンを含まない
場合、（丸印の位置）に比べて、下地絶縁・層にリンを
含んだ場合は、ＣＶＤ膜の成長速度が増加する５、 この現象を利用して、第２絶縁層１６を常圧ＣＶＤ法に
エリ形成する場合、第１絶縁層１３の表面上にリンをド
ープした絶縁層を形成した時（この発明）は、第１絶縁
層１３の表面上にリン全ドーグした絶縁層を形成しない
時（従来〕に比べて、ＣＶＤ膜の成長速度が増加するた
め、第１絶鍬層１３上のＣＶＤ膜の厚さが厚く力る。
第４図（ａ）に示した従来の製造方法と第４図（ｂ）に
示したこの発明による製造方法で形成された第２絶縁膜
１６の断面図かられかるように、従来例の丸印Ａ部に比
べて、この災施例の丸印Ａ部では、リンをト°−プした
絶縁層を形成しているため、第２絶縁層１６の膜厚が、
従来例に比べて厚くなることにニジ、導電層１５ａ上の
第２絶縁層１６の膜厚とリン全ドーグした絶縁層１４上
の第２絶縁層１６の膜厚差が大幅に減少する。
示したこの発明による製造方法で形成された第２絶縁膜
１６の断面図かられかるように、従来例の丸印Ａ部に比
べて、この災施例の丸印Ａ部では、リンをト°−プした
絶縁層を形成しているため、第２絶縁層１６の膜厚が、
従来例に比べて厚くなることにニジ、導電層１５ａ上の
第２絶縁層１６の膜厚とリン全ドーグした絶縁層１４上
の第２絶縁層１６の膜厚差が大幅に減少する。
従って、この発明による製造方法全使用した場合、第２
図（ｅ）に示すように、丸印Ｃ部において、第２導電層
１７が薄くなったり、切れにすすることが大幅に減少す
る。また丸印り部において、第１導電層としての導ｉ
＠ １５ ａの端の部分で、第２絶縁層１６が薄くなる
ことが大幅に減少し、これにＬυ導電層１５ａと第２導
電層１７の短絡も大幅に減少する。
図（ｅ）に示すように、丸印Ｃ部において、第２導電層
１７が薄くなったり、切れにすすることが大幅に減少す
る。また丸印り部において、第１導電層としての導ｉ
＠ １５ ａの端の部分で、第２絶縁層１６が薄くなる
ことが大幅に減少し、これにＬυ導電層１５ａと第２導
電層１７の短絡も大幅に減少する。
この発明に使用したリンをドープしたリンドープ絶縁層
４上とリン全ド−プしない第１絶縁層３上のＣＶＤ膜成
長速度の違いについての詳しい現象は、まだ解明されて
いないが、第３図に示す↓うな芙験結果が得られている
。以上の利点から、半導体装置における多層配線形成が
容易にできる。
４上とリン全ド−プしない第１絶縁層３上のＣＶＤ膜成
長速度の違いについての詳しい現象は、まだ解明されて
いないが、第３図に示す↓うな芙験結果が得られている
。以上の利点から、半導体装置における多層配線形成が
容易にできる。
（発明の効果）
この発明は以上説明したように、第１絶縁層の表面上に
リンドープ膜 にニジ、常圧ＣＶＤ法に↓す第２絶縁層全形成する時リ
ンを含む絶縁層上のＣＶＤ膜成長速度が速いことを利用
して、第１導電層上の第２絶縁層の膜厚と第１絶ｅ層上
の第２絶縁層の膜厚の膜厚差を減少させて第２絶縁層全
面全平坦化するようにしたので、第２導電層が薄くなっ
πシ、切れｆｃシすることが大幅に減少するとともに、
第１導電層と第２導電層の短絡全防止できる。
リンドープ膜 にニジ、常圧ＣＶＤ法に↓す第２絶縁層全形成する時リ
ンを含む絶縁層上のＣＶＤ膜成長速度が速いことを利用
して、第１導電層上の第２絶縁層の膜厚と第１絶ｅ層上
の第２絶縁層の膜厚の膜厚差を減少させて第２絶縁層全
面全平坦化するようにしたので、第２導電層が薄くなっ
πシ、切れｆｃシすることが大幅に減少するとともに、
第１導電層と第２導電層の短絡全防止できる。
また、従来の処理工程をほとんど夏更することなく簡単
な処理の付加のみで製造できる利点を有する。
な処理の付加のみで製造できる利点を有する。
第１図（ａ）ないし第１図（ｄ）はそれぞれ従来の半導
体装置の製造方法の工程説明図、第２図（ａ）ないし第
２図（ｅ）はそれぞれこの発明の半導体装置の製造方法
の一実施例の工程説明図、第３図は第１絶縁層中のりン
簾比とＣＶＤ膜の成長速度比の関係を表わすグラ？、第
４図（ａ）は従来の半導体装置の製造方法によって得ら
れた半導体装置における第１導電層と第２絶縁層との段
差部分を説明するための図、第４図（ｂ）はこの発明の
半導体装置の製造方法によって得られた半導体装置の製
造方法の一実施例に工っで得られた半導体装置の第１導
電層と第２絶縁層との段差部分全第４図（ａ）と対比し
て説明するための図である。 １．１・・・半導体基板、１２・・・拡散層、１３・・
・第１絶縁層、１４・・・リンドープ絶縁層、１５ａ、
１５ｂ・・・導電層、１６・・・第２絶縁層、１７・・
第２導電層、。 特許出願人 沖電気工業株式会社
体装置の製造方法の工程説明図、第２図（ａ）ないし第
２図（ｅ）はそれぞれこの発明の半導体装置の製造方法
の一実施例の工程説明図、第３図は第１絶縁層中のりン
簾比とＣＶＤ膜の成長速度比の関係を表わすグラ？、第
４図（ａ）は従来の半導体装置の製造方法によって得ら
れた半導体装置における第１導電層と第２絶縁層との段
差部分を説明するための図、第４図（ｂ）はこの発明の
半導体装置の製造方法によって得られた半導体装置の製
造方法の一実施例に工っで得られた半導体装置の第１導
電層と第２絶縁層との段差部分全第４図（ａ）と対比し
て説明するための図である。 １．１・・・半導体基板、１２・・・拡散層、１３・・
・第１絶縁層、１４・・・リンドープ絶縁層、１５ａ、
１５ｂ・・・導電層、１６・・・第２絶縁層、１７・・
第２導電層、。 特許出願人 沖電気工業株式会社
Claims (1)
- 半導体基板上の第１絶縁層の表面上にリンをト”−プし
たリンドープ絶縁層を形成する工程と、このリントープ
絶縁層上に第１導電層全形成する工程と、この第１導電
層を含む上記第１絶縁層お工びリンド−プ絶縁層上にＣ
ＶＤ＠ニジ第２絶縁層全形成する工程と、上記第２絶縁
層上に第２導電層を形成する工程とニジなる半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117584A JPS60206151A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117584A JPS60206151A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206151A true JPS60206151A (ja) | 1985-10-17 |
Family
ID=13163550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6117584A Pending JPS60206151A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447982B1 (ko) * | 1996-12-27 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1984
- 1984-03-30 JP JP6117584A patent/JPS60206151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447982B1 (ko) * | 1996-12-27 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US5442223A (en) | Semiconductor device with stress relief | |
| KR910007512B1 (ko) | 복도전체층을 가진 반도체 장치 및 그 제조방법 | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| EP0348046A2 (en) | Method of producing a semiconductor device | |
| KR910001426B1 (ko) | 반도체장치의 제조방법 | |
| CN1039151A (zh) | 半导体器件制造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| KR100309630B1 (ko) | 반도체장치제조방법 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| EP0324198A1 (en) | Manufacturing method for electrical connections in integrated circuits | |
| JPS60206151A (ja) | 半導体装置の製造方法 | |
| US4594769A (en) | Method of forming insulator of selectively varying thickness on patterned conductive layer | |
| US6660592B2 (en) | Fabricating a DMOS transistor | |
| JPH0541457A (ja) | 半導体装置の製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH05335585A (ja) | 絶縁ゲート型電力用半導体素子の製造方法 | |
| KR0140720B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| US6492214B2 (en) | Method of fabricating an insulating layer | |
| JPH0454390B2 (ja) | ||
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPS6248027A (ja) | 半導体装置 | |
| JPS6178138A (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 |