JPS60206320A - 擬似ランダム符号発生器 - Google Patents
擬似ランダム符号発生器Info
- Publication number
- JPS60206320A JPS60206320A JP59063943A JP6394384A JPS60206320A JP S60206320 A JPS60206320 A JP S60206320A JP 59063943 A JP59063943 A JP 59063943A JP 6394384 A JP6394384 A JP 6394384A JP S60206320 A JPS60206320 A JP S60206320A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- random code
- output
- code generator
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[a) 発明の技術分野
本発明は擬似ランダム符号発生器に係り、特に擬似ラン
ダム符号を発生ずるシフトレジスタが全てOになった事
を検出する回路が付加された擬似ランダム符号発生器に
関するものである。
ダム符号を発生ずるシフトレジスタが全てOになった事
を検出する回路が付加された擬似ランダム符号発生器に
関するものである。
(bl 従来技術と問題点
第1図は擬似ランダム符号発生器の従来例を示す。
図中、1〜5はシフトレジスタを、7〜11はノット回
路を、6は排他的論理和回路を、12はアンド回路を、
20は警報発生手段を、13〜15は端子をそれぞれ示
す。
路を、6は排他的論理和回路を、12はアンド回路を、
20は警報発生手段を、13〜15は端子をそれぞれ示
す。
第1図に示した擬似ランダム符号発生器の動作は次の様
である。
である。
端子13より各シフトレジスタ1〜5に加えられるクロ
ックによってシフI・レジスタ1.2・・の順に動作す
る。そして、例えばシフトレジスタ4及び5の出力を排
他的論理和回路6を;mして入力端のシフトレジスタ1
の人力に帰還する事で擬似ランダム符号を発生ずる。
ックによってシフI・レジスタ1.2・・の順に動作す
る。そして、例えばシフトレジスタ4及び5の出力を排
他的論理和回路6を;mして入力端のシフトレジスタ1
の人力に帰還する事で擬似ランダム符号を発生ずる。
ここで、何らかの原因でシフ1−レジスタの内容が全て
“0”になると常に“0゛が出力される様になり擬似ラ
ンダム符号が得られなくなるので、シフトレジスタの内
容が全て0′!になったかどうかを常時監視する必要が
ある。
“0”になると常に“0゛が出力される様になり擬似ラ
ンダム符号が得られなくなるので、シフトレジスタの内
容が全て0′!になったかどうかを常時監視する必要が
ある。
この為、各シフトレジスタ1〜5の出力を)・7ト回路
7〜11で反転した後、アンド回路12でアンドを取っ
て“O”連続を監視し警報を発生ずる様にしていた。
7〜11で反転した後、アンド回路12でアンドを取っ
て“O”連続を監視し警報を発生ずる様にしていた。
しかし、擬似ランダム符号の周期を長くすると前記のシ
フトレジスタの数が増加する為、多入力ゲートが必要と
なり回路規模が大きくなって価格が上昇すると云う問題
があった。
フトレジスタの数が増加する為、多入力ゲートが必要と
なり回路規模が大きくなって価格が上昇すると云う問題
があった。
(C) 発明の目的
本発明は上記従来技術の問題に鑑みなされたものであっ
て、従来より回路規模の小さな警報発生手段が付加され
た擬似ランダム符号発生器を提供することを目的として
いる。
て、従来より回路規模の小さな警報発生手段が付加され
た擬似ランダム符号発生器を提供することを目的として
いる。
(dl 発明の構成
に記発明の目的は縦続接続されたシフトレジスタの任意
のシフトレジスタの出力の一部を排他的論理和を取って
入力側のシフトレジスタに帰還する擬似ランダム符号発
生器に於て、該擬似ランダム符号発生器からの出力符号
の中に該シフトレジスタの数取上の“0”連続が含まれ
た時にはこれを検出して警報を発生する警報発生手段を
設けることを特徴とする擬似ランダム符号発生器を提供
する事により達成される。
のシフトレジスタの出力の一部を排他的論理和を取って
入力側のシフトレジスタに帰還する擬似ランダム符号発
生器に於て、該擬似ランダム符号発生器からの出力符号
の中に該シフトレジスタの数取上の“0”連続が含まれ
た時にはこれを検出して警報を発生する警報発生手段を
設けることを特徴とする擬似ランダム符号発生器を提供
する事により達成される。
(el 発明の実施例
第2図は本発明の一実施例を示す。
図中、1〜5はシフトレジスタを、6は排他的論理和回
路を、17はカウンタ回路を、21は警報発生手段を、
13〜16は端子をそれぞれ示す。
路を、17はカウンタ回路を、21は警報発生手段を、
13〜16は端子をそれぞれ示す。
第2図に示す擬似ランダム符号発生器の動作は次の様で
ある。
ある。
前記と同じ様に端子13より加えられたクロックにより
シフトレジスタ1〜5は逐次動作をし、例えばシフトレ
ジスタ4と5の出力を排他的論理和回路6を通してシフ
トレジスタ1の入力側に帰還させる。
シフトレジスタ1〜5は逐次動作をし、例えばシフトレ
ジスタ4と5の出力を排他的論理和回路6を通してシフ
トレジスタ1の入力側に帰還させる。
そこで、シフトレジスタ5の出力側に擬似ランダム符号
が発生し一部は端子14より外部に送出される。
が発生し一部は端子14より外部に送出される。
一方、カウンタ回路17は端子13より加えられるクロ
ックで端子14に出力される“0”の数を常時計測して
いるが、リセット端子16に加えられた擬似ランダム符
号発生器の出力が“l”の時はカウンタ回路17はリセ
ットされ、“0”の時はりセットされない。
ックで端子14に出力される“0”の数を常時計測して
いるが、リセット端子16に加えられた擬似ランダム符
号発生器の出力が“l”の時はカウンタ回路17はリセ
ットされ、“0”の時はりセットされない。
今、シフトレジスタ1〜5のうち少なくとも1つのシフ
トレジスタが1″になっていれば擬似ランダム符号発生
器の出力は5パルスのうち少なくともlパルスは“1”
になる為、カウンタ回路I7からキャリーが出力される
前に計測結果がリセットされる。
トレジスタが1″になっていれば擬似ランダム符号発生
器の出力は5パルスのうち少なくともlパルスは“1”
になる為、カウンタ回路I7からキャリーが出力される
前に計測結果がリセットされる。
しかし、擬似ランダム符号発生器の出力が5つ連続して
“0”の場合はカウンタ回路17はリセットされないの
で、キャ゛リーが端子15から出力されて擬似ランダム
符号発生器のシフトレジスタ1〜5の内容が全て“0”
である事を警報する。
“0”の場合はカウンタ回路17はリセットされないの
で、キャ゛リーが端子15から出力されて擬似ランダム
符号発生器のシフトレジスタ1〜5の内容が全て“0”
である事を警報する。
(f) 発明の詳細
な説明した様に、本発明によれば擬似ランダム符号発生
器のシフトレジスタの内容が全て“0”とならない限り
、前記シフトレジスタの数取上の連続して“O”が出力
されない事を利用した。
器のシフトレジスタの内容が全て“0”とならない限り
、前記シフトレジスタの数取上の連続して“O”が出力
されない事を利用した。
即ち、擬似ランダム符号発生器に同期したカウンタ回路
で連続した“O″の数を計測し、擬似ランダム符号発生
器の段数と等しくなった時点でキャリーを出力し全て“
0”である事を外部に送出する様にした。
で連続した“O″の数を計測し、擬似ランダム符号発生
器の段数と等しくなった時点でキャリーを出力し全て“
0”である事を外部に送出する様にした。
この結果、擬似ランダム符号の周期を長くする為に前記
のシフトレジスタの数を増しても、その数だけ計測でき
るカウンタ回路を使用する事によりシフトレジスタの内
容が全て“0″であるかどうかを検出でき、従来のもの
に比較して回路規模が小さくなり価格が低下する。
のシフトレジスタの数を増しても、その数だけ計測でき
るカウンタ回路を使用する事によりシフトレジスタの内
容が全て“0″であるかどうかを検出でき、従来のもの
に比較して回路規模が小さくなり価格が低下する。
第1図は従来の擬似ランダム符号発生器を、第2図は本
発明の擬似ランダム符号発生器を示す。 図中、1〜5はシフトレジスタを、6は排他的論理和回
路を、17はカウンタ回路を、13〜16は端子をそれ
ぞれ示す。
発明の擬似ランダム符号発生器を示す。 図中、1〜5はシフトレジスタを、6は排他的論理和回
路を、17はカウンタ回路を、13〜16は端子をそれ
ぞれ示す。
Claims (1)
- 縦続接続されたシフトレジスタの出力の一部を排他的論
理和を取って入力側のシフトレジスタに帰還する擬似ラ
ンダム符号発生器に於て、該擬似ランダム符号発生器か
らの出力符号の中に該シフトレジスタの段数以上の“0
”連続が含まれた時は、これを検出して警報を発生ずる
警報発生手段を設けた事を特徴とする擬似ランダム符号
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063943A JPS60206320A (ja) | 1984-03-30 | 1984-03-30 | 擬似ランダム符号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063943A JPS60206320A (ja) | 1984-03-30 | 1984-03-30 | 擬似ランダム符号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206320A true JPS60206320A (ja) | 1985-10-17 |
Family
ID=13243933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59063943A Pending JPS60206320A (ja) | 1984-03-30 | 1984-03-30 | 擬似ランダム符号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62100721U (ja) * | 1985-12-13 | 1987-06-26 | ||
| KR100511671B1 (ko) * | 1997-05-29 | 2005-10-31 | 엘지전자 주식회사 | 코드분할다중접속시스템의직교확산을위한pn코드생성장치 |
-
1984
- 1984-03-30 JP JP59063943A patent/JPS60206320A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62100721U (ja) * | 1985-12-13 | 1987-06-26 | ||
| KR100511671B1 (ko) * | 1997-05-29 | 2005-10-31 | 엘지전자 주식회사 | 코드분할다중접속시스템의직교확산을위한pn코드생성장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3445591A (en) | Generator of mathematically random entities | |
| NO880631L (no) | Forutseende terminalteller. | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| SU1410057A1 (ru) | Коррел ционное устройство дл определени задержки | |
| SU529488A1 (ru) | Устройство дл обнаружени ошибок в регистре сдвига | |
| SU640245A1 (ru) | Измеритель интервалов времени | |
| SU1485244A1 (ru) | Сигнатурный анализатор | |
| SU361524A1 (ru) | Распределитель импульсов | |
| SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
| SU978370A2 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
| SU595888A1 (ru) | Мажоритарное устройство | |
| SU436293A1 (ru) | Устройство для измерения частоты | |
| SU458101A1 (ru) | Дес тичный счетчик | |
| SU1129618A1 (ru) | Генератор случайных процессов | |
| SU718931A1 (ru) | Счетчик по модулю восемь | |
| SU523428A1 (ru) | Устройство дл считывани информации | |
| SU456357A1 (ru) | Устройство дл формировани серии импульсов | |
| SU679985A1 (ru) | Устройство дл исправлени арифметических ошибок | |
| JP2748401B2 (ja) | 誤りパルス計数回路 | |
| SU750740A1 (ru) | Кольцевой счетчик | |
| SU1206795A2 (ru) | Устройство дл моделировани отказов в сложных системах | |
| SU732948A1 (ru) | Генератор случайной последовательности импульсов | |
| SU999048A1 (ru) | Число-импульсный квадратичный преобразователь | |
| SU386398A1 (ru) | УСТРОЙСТВО дл ИЗМЕРЕНИЯ КОРРЕЛЯЦИОННОЙ | |
| JPH0371740A (ja) | 符号誤り付加回路 |