JPS6020935B2 - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS6020935B2 JPS6020935B2 JP12219779A JP12219779A JPS6020935B2 JP S6020935 B2 JPS6020935 B2 JP S6020935B2 JP 12219779 A JP12219779 A JP 12219779A JP 12219779 A JP12219779 A JP 12219779A JP S6020935 B2 JPS6020935 B2 JP S6020935B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switches
- turned
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は例えばテープレコーダに使用されうるスイッチ
回路に関する。
回路に関する。
例えばテープレコーダにおいて再生、早送り、巻き戻し
等を電気的に切換操作するようになされ０たものにおい
ては、その切換操作のための複数の押卸のいずれが押さ
れても得られる信号レベルが一定であることが要望され
、かつそれらの押釦のうち２個以上が誤まって同時に押
された場合にはその同時に押されたことが検知されうろ
ことが要５望される。
等を電気的に切換操作するようになされ０たものにおい
ては、その切換操作のための複数の押卸のいずれが押さ
れても得られる信号レベルが一定であることが要望され
、かつそれらの押釦のうち２個以上が誤まって同時に押
された場合にはその同時に押されたことが検知されうろ
ことが要５望される。
本発明は上述せる２つの要望に一挙に答えうるようにな
されたスイッチ回路を提供することを目的とするもので
ある。
されたスイッチ回路を提供することを目的とするもので
ある。
以下図面を参照して本発明の実施例につき説明しよう。
図面は本発明の一実施例によるスイッチ回路を示す回路
図であり、この実施例においては、ＰＮＰトランジスタ
Ｑが用いられ、そのトランジスタＱは抵抗ＲＬを介して
コレクタを接地されかつ後述する目的のために設けられ
ることが好ましいツヱナーダィオードＤｚを介して電源
Ｅにェミツタを接続されている。この場合、トランジス
タＱのヱミッタはッェナーダイオードＤｚのバイアス抵
抗ＲＥを介して接地されている。トランジスタＱのコレ
クタからは出力端子Ｔｏが導出されている。また、トラ
ンジスタＱのベースと電源Ｅとの間には抵抗Ｒ，が接続
されており、さらにそのトランジスタＱのベースには互
いは並列関係をもって抵抗Ｒ２，，Ｒ２２，…・・…・
・…・・Ｒ洲が接続されている。さらにまた、それらの
抵抗Ｒ狐Ｒ２２，・・…・・・・・・・・・・Ｒ２Ｎに
はそれぞれ接地されたスイッチＳＷ，，ＳＷ２，・・・
・・・・・・・・・・・・ＳＷＮが接続されており、抵
抗Ｒ２，，Ｒ２２，……………Ｒ２Ｎとそれらのスイッ
チＳＷ，，ＳＷ２，・・・・・・・・・・…・・ＳＷＮ
との接続点からそれぞれ端子ｔ，，ｔ２，・・・・・・
・・・…・・・ｔＮが導出されている。上述の回路構成
において、本発明においては、スイッチＳＷ，，ＳＷ２
，・・・………・・・ＳＷＮがすべてオフかあるいはそ
れらのスイッチのうちの任意の１つがオンせしめられた
場合にはトランジスタＱがオフせしめられ従って出力端
子Ｔｏにおける電圧が接地レベルにあり、かつそのオン
せしめられたスイッチに対応する端子ら，ｔ２，・・・
・・…・・・・・・・またはｔＮには常に一定レベルの
信号（この場合には接地レベル）がえられ、スイッチＳ
Ｗ，，ＳＷ２，・・・…………ＳＷＮのうちの２個以上
が同時にオンせしめられた場合にはトランジスタＱがオ
ンせしめられて出力端子Ｔｏにおける電圧が俵地レベル
から変化せしめられるように抵抗Ｒ，と抵抗Ｒ２，，Ｒ
２２，・・・・・・・・・・・・・・・Ｒ洲との分割比
が選定されており、かつ抵抗Ｒ２，，Ｒ２２，・・…・
・・・・・・…Ｒ２Ｎは互いに実質的に等しい値を有す
るものとなされている。
図であり、この実施例においては、ＰＮＰトランジスタ
Ｑが用いられ、そのトランジスタＱは抵抗ＲＬを介して
コレクタを接地されかつ後述する目的のために設けられ
ることが好ましいツヱナーダィオードＤｚを介して電源
Ｅにェミツタを接続されている。この場合、トランジス
タＱのヱミッタはッェナーダイオードＤｚのバイアス抵
抗ＲＥを介して接地されている。トランジスタＱのコレ
クタからは出力端子Ｔｏが導出されている。また、トラ
ンジスタＱのベースと電源Ｅとの間には抵抗Ｒ，が接続
されており、さらにそのトランジスタＱのベースには互
いは並列関係をもって抵抗Ｒ２，，Ｒ２２，…・・…・
・…・・Ｒ洲が接続されている。さらにまた、それらの
抵抗Ｒ狐Ｒ２２，・・…・・・・・・・・・・Ｒ２Ｎに
はそれぞれ接地されたスイッチＳＷ，，ＳＷ２，・・・
・・・・・・・・・・・・ＳＷＮが接続されており、抵
抗Ｒ２，，Ｒ２２，……………Ｒ２Ｎとそれらのスイッ
チＳＷ，，ＳＷ２，・・・・・・・・・・…・・ＳＷＮ
との接続点からそれぞれ端子ｔ，，ｔ２，・・・・・・
・・・…・・・ｔＮが導出されている。上述の回路構成
において、本発明においては、スイッチＳＷ，，ＳＷ２
，・・・………・・・ＳＷＮがすべてオフかあるいはそ
れらのスイッチのうちの任意の１つがオンせしめられた
場合にはトランジスタＱがオフせしめられ従って出力端
子Ｔｏにおける電圧が接地レベルにあり、かつそのオン
せしめられたスイッチに対応する端子ら，ｔ２，・・・
・・…・・・・・・・またはｔＮには常に一定レベルの
信号（この場合には接地レベル）がえられ、スイッチＳ
Ｗ，，ＳＷ２，・・・…………ＳＷＮのうちの２個以上
が同時にオンせしめられた場合にはトランジスタＱがオ
ンせしめられて出力端子Ｔｏにおける電圧が俵地レベル
から変化せしめられるように抵抗Ｒ，と抵抗Ｒ２，，Ｒ
２２，・・・・・・・・・・・・・・・Ｒ洲との分割比
が選定されており、かつ抵抗Ｒ２，，Ｒ２２，・・…・
・・・・・・…Ｒ２Ｎは互いに実質的に等しい値を有す
るものとなされている。
以上の説明から理解されるように、本発明によれば、ス
イッチＳＷ，，ＳＷ２，・・・・・・・・・・…・・Ｓ
ＷＮのうちの任意の１つをオンせしめた場合には、その
オンせしめられたスイッチに対応する端子ｔ，，ら，…
・・・…・・・・・・またはｔＮにおける信号レベルは
常に一定となされ、かつ出力端子Ｔｏにおける電圧も一
定レベル（接地レベル）に維持されるが、スイッチＳＷ
，，ＳＷ２，・・・・・・・・・・・・・・・ＳＷＮの
うちの２個以上が謀まってオンせしめられた場合には、
出力端子Ｔｏにおける鰭圧が変動せしめられ、それによ
って２個以上のスイッチが誤ってオンせしめられたこと
が検知されうるのである。かくして、本発明によれば、
上述のごとき極めて簡潔な回路構成をもって冒頭におい
て述べた２つの要望を一挙に満足せしめることができる
のである。なお、上述の実施例においてツェナーダィオ
ードＤ２を設けることが好ましいと述べたが、その理由
につき説明すると、トランジスタＱのェミツタ・べ−ス
間の固有電圧が例えばシリコンの場合には０．６５ボル
ト、ゲルマニウムの場合には０．１５ボルトというよう
に非常に小さいがために、抵抗Ｒ，に流れる電流が非常
に小さくなり、従ってそのままではスイッチＳＷ，，Ｓ
Ｗ２，・・・・・・・・・・・・・・・ＳＷＮのうちの
１個だけがオンせしめられた場合と２個以上がオンせし
められた場合とのベース電圧比を大きくとれないので、
ッェナーダイオードＤｚを上述のごとく接続せしめて設
けることにより、トランジスタＱのェミッ夕・ベース間
の固有電圧の見掛上の値を大きくしてやり、それにより
トランジスタＱの温度による変動や、トランジスタの特
性上のばらつき、各抵抗の値のばらつきを吸収せしめる
ことができるのである。
イッチＳＷ，，ＳＷ２，・・・・・・・・・・…・・Ｓ
ＷＮのうちの任意の１つをオンせしめた場合には、その
オンせしめられたスイッチに対応する端子ｔ，，ら，…
・・・…・・・・・・またはｔＮにおける信号レベルは
常に一定となされ、かつ出力端子Ｔｏにおける電圧も一
定レベル（接地レベル）に維持されるが、スイッチＳＷ
，，ＳＷ２，・・・・・・・・・・・・・・・ＳＷＮの
うちの２個以上が謀まってオンせしめられた場合には、
出力端子Ｔｏにおける鰭圧が変動せしめられ、それによ
って２個以上のスイッチが誤ってオンせしめられたこと
が検知されうるのである。かくして、本発明によれば、
上述のごとき極めて簡潔な回路構成をもって冒頭におい
て述べた２つの要望を一挙に満足せしめることができる
のである。なお、上述の実施例においてツェナーダィオ
ードＤ２を設けることが好ましいと述べたが、その理由
につき説明すると、トランジスタＱのェミツタ・べ−ス
間の固有電圧が例えばシリコンの場合には０．６５ボル
ト、ゲルマニウムの場合には０．１５ボルトというよう
に非常に小さいがために、抵抗Ｒ，に流れる電流が非常
に小さくなり、従ってそのままではスイッチＳＷ，，Ｓ
Ｗ２，・・・・・・・・・・・・・・・ＳＷＮのうちの
１個だけがオンせしめられた場合と２個以上がオンせし
められた場合とのベース電圧比を大きくとれないので、
ッェナーダイオードＤｚを上述のごとく接続せしめて設
けることにより、トランジスタＱのェミッ夕・ベース間
の固有電圧の見掛上の値を大きくしてやり、それにより
トランジスタＱの温度による変動や、トランジスタの特
性上のばらつき、各抵抗の値のばらつきを吸収せしめる
ことができるのである。
なお、上述の実施例において用いられたトランジスタＱ
はＰＮＰ型であったが、それをＮＰＮ型としてもよいこ
とは容易に明らかであろう。
はＰＮＰ型であったが、それをＮＰＮ型としてもよいこ
とは容易に明らかであろう。
図面は本発明の一実施例によるスイッチ回路を示す回路
図である。 Ｑはトランジスタ、ＲＬ，ＲＢ，Ｒ，，Ｒａ，Ｒ２２．
・・・・・・・・・・・・・・・Ｒ２Ｎは抵抗、Ｔｏは
出力端子、Ｄ２はツエナーダイオード、ｔ，，ら，……
………ｔＮは端子、ＳＷ，，ＳＷ２，・・・・・・…・
・・・・・ＳＷＮはスイッチ、Ｅは電源である。
図である。 Ｑはトランジスタ、ＲＬ，ＲＢ，Ｒ，，Ｒａ，Ｒ２２．
・・・・・・・・・・・・・・・Ｒ２Ｎは抵抗、Ｔｏは
出力端子、Ｄ２はツエナーダイオード、ｔ，，ら，……
………ｔＮは端子、ＳＷ，，ＳＷ２，・・・・・・…・
・・・・・ＳＷＮはスイッチ、Ｅは電源である。
Claims (1)
- 【特許請求の範囲】 １ コレクタまたはエミツタを抵抗Ｒ＿Ｌを介して接地
されかつエミツタまたはコレクタを電源Ｅに接続された
ＰＮＰ型またはＮＰＮ型トランジスタＱと、該トランジ
スタＱのコレクタまたはエミツタから導出された出力端
子Ｔ＿０と、前記トランジスタＱのベースと前記電源Ｅ
との間に接続された抵抗Ｒ＿１と、互いに並列関係をも
つて前記トランジスタＱのベースに接続された抵抗Ｒ＿
２＿１，Ｒ＿２＿２，…………Ｒ＿２＿Ｎと、該抵抗Ｒ
＿２＿１，Ｒ＿２＿２，……Ｒ＿２＿Ｎにそれぞれ一端
を接続されかつ他端を接地されたスイツチＳＷ＿１，Ｓ
Ｗ＿２，……ＳＷ＿Ｎと、該スイツチＳＷ＿１，ＳＷ＿
２，……ＳＷ＿Ｎと前記抵抗Ｒ＿２＿１，Ｒ＿２，……
Ｒ＿２＿Ｎとの接続点からそれぞれ導出された端子ｔ＿
１，ｔ＿２，……ｔ＿Ｎとよりなり、 前記スイツチＳ
Ｗ＿１，ＳＷ＿２，……ＳＷ＿Ｎのいずれもオンせしめ
られていない場合には前記端子ｔ＿１，ｔ＿２……ｔ＿
Ｎが前記電源Ｅの電圧に対応する電位となされ、かつ前
記スイツチＳＷ＿１，ＳＷ＿２，……ＳＷ＿Ｎのうちの
いずれか１つがオンせしめられた場合、前記端子ｔ＿１
，ｔ＿２……ｔ＿Ｎのうちの対応する端子の電位が接地
電位となされるとともに、前記スイツチＳＷ＿１，ＳＷ
＿２，……ＳＷ＿Ｎのいずれもオンせしめられていない
かあるいは１つのみがオンせしめられた場合には前記出
力端子Ｔ＿０における電圧が変化せしめられず、前記ス
イツチＳＷ＿１，ＳＷ＿２，……ＳＷ＿Ｎのうちの２つ
以上が同時にオンせしめられた場合にのみ前記出力端子
Ｔ＿０における電圧が変化せしめられるように前記抵抗
Ｒ＿１と前記抵抗Ｒ＿２＿１，Ｒ＿２＿２，…………Ｒ
＿２＿Ｎとの分割比が選定されていることを特徴とする
スイツチ回路。 ２ 特許請求の範囲第１項記載のスイツチ回路において
、前記トランジスタＱのエミツタまたはコレクタと前記
電源Ｅとの間にツエナーダイオードＤ＿Ｚが接続され、
かつ前記エミツタまたはコレクタが抵抗Ｒ＿Ｅを介して
接地されている前記スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12219779A JPS6020935B2 (ja) | 1979-09-22 | 1979-09-22 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12219779A JPS6020935B2 (ja) | 1979-09-22 | 1979-09-22 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5646335A JPS5646335A (en) | 1981-04-27 |
| JPS6020935B2 true JPS6020935B2 (ja) | 1985-05-24 |
Family
ID=14829960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12219779A Expired JPS6020935B2 (ja) | 1979-09-22 | 1979-09-22 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020935B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345107B1 (ko) * | 1999-11-25 | 2002-07-24 | 현대자동차주식회사 | 접촉 스위치 |
-
1979
- 1979-09-22 JP JP12219779A patent/JPS6020935B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5646335A (en) | 1981-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3700921A (en) | Controlled hysteresis trigger circuit | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| JPS6020935B2 (ja) | スイツチ回路 | |
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| US3937987A (en) | Threshold detector | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US5315169A (en) | Power-efficient sample and hold circuit using bipolar transistors of single conductivity type | |
| JPS6112632Y2 (ja) | ||
| US3165640A (en) | D. c. controlled semiconductor switch for a. c. current | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPS6262106B2 (ja) | ||
| JPS6247367B2 (ja) | ||
| JPS6212698B2 (ja) | ||
| JPS6010117Y2 (ja) | Ａｆｔ制御回路 | |
| JPS6127224Y2 (ja) | ||
| JPH026685Y2 (ja) | ||
| US3504190A (en) | Logical magnetostatic element with mixed input | |
| JPH0534028Y2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| KR790001801B1 (ko) | 절환회로(切換回路) | |
| JPS6326569B2 (ja) | ||
| JP2633472B2 (ja) | 二次バッテリ充電回路 |