JPS6020955Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6020955Y2 JPS6020955Y2 JP1977032590U JP3259077U JPS6020955Y2 JP S6020955 Y2 JPS6020955 Y2 JP S6020955Y2 JP 1977032590 U JP1977032590 U JP 1977032590U JP 3259077 U JP3259077 U JP 3259077U JP S6020955 Y2 JPS6020955 Y2 JP S6020955Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- insulator
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置、とくにベース領域の中に形成した
エミッタ領域をリング状にしたトランジスタの構造に関
する。
エミッタ領域をリング状にしたトランジスタの構造に関
する。
トランジスタのエミッタ領域をリング状に形成したいわ
ゆるリングエミッタトランジスタが開発された。
ゆるリングエミッタトランジスタが開発された。
この種トランジスタは、コレクタ領域上に形成したベー
ス領域の中に、該ベース領域よりも深さが浅くかつ平面
形状が環状をなすエミッタ領域を複数個形威し、これら
エミッタ領域を互いに接続して電気的に等価なトランジ
スタユニットを並列集積化して弔電カニニットの高速性
を保存したまま大電力化を図っている。
ス領域の中に、該ベース領域よりも深さが浅くかつ平面
形状が環状をなすエミッタ領域を複数個形威し、これら
エミッタ領域を互いに接続して電気的に等価なトランジ
スタユニットを並列集積化して弔電カニニットの高速性
を保存したまま大電力化を図っている。
各トランジスタユニットは、電気的にはほぼ等価に形成
されてはいるものの、これらは完全に等価な特性を有し
ていない。
されてはいるものの、これらは完全に等価な特性を有し
ていない。
そこで普通は各ユニットのエミッタ領域とエミッタ電極
との間に安定化抵抗を挿入し、各ユニットを均一動作さ
せる。
との間に安定化抵抗を挿入し、各ユニットを均一動作さ
せる。
第1図は従来形のトランジスタユニットの一部を切断し
た斜視図である。
た斜視図である。
図中1′はN型のシリコン半導体基板でコレクタ領域で
ある。
ある。
2′は該コレクタ領域1′上に形成したP型のベース領
域、3′はベース領域2′内に円環状に形成されたN+
型のエミッタ領域、4′は二酸化シリコン(Sin2)
からなる絶縁物層、5′はエミッタ領域3′の上部に円
環状に形成された安定化抵抗で、不純物をドープし所定
の抵抗値を有するN型の多結晶シリコン層からなり、絶
縁物層4′にあけられた窓6′を通してエミッタ領域3
′と電気的に接続している。
域、3′はベース領域2′内に円環状に形成されたN+
型のエミッタ領域、4′は二酸化シリコン(Sin2)
からなる絶縁物層、5′はエミッタ領域3′の上部に円
環状に形成された安定化抵抗で、不純物をドープし所定
の抵抗値を有するN型の多結晶シリコン層からなり、絶
縁物層4′にあけられた窓6′を通してエミッタ領域3
′と電気的に接続している。
7′は安定化抵抗5′上に被着した二酸化シリコン(S
in2)からなる絶縁物層、8′は安定化抵抗5′と絶
縁物層7′上に被着したエミッタ電極であり、該エミッ
タ電極8′は安定化抵抗5′を通じてエミッタ領域3′
と電気的に接続している。
in2)からなる絶縁物層、8′は安定化抵抗5′と絶
縁物層7′上に被着したエミッタ電極であり、該エミッ
タ電極8′は安定化抵抗5′を通じてエミッタ領域3′
と電気的に接続している。
9′はベース領域2′に設けたベース電極である。
上述の如き構成を有する従来のトランジスタユニットは
、エミッタ領域3′の側面のエミッタベ−ス間接合容量
が比較的に大きいという欠点があるほか、所定の抵抗値
を得るため、安定化抵抗5′がベース領域2′上にまで
広く延びている。
、エミッタ領域3′の側面のエミッタベ−ス間接合容量
が比較的に大きいという欠点があるほか、所定の抵抗値
を得るため、安定化抵抗5′がベース領域2′上にまで
広く延びている。
このためエミッタ電極とベース領域間にMO3容量が生
じ、前記接合容量と合せてこれら容量がトランジスタユ
ニットの高周波特性をいちじるしく阻害する。
じ、前記接合容量と合せてこれら容量がトランジスタユ
ニットの高周波特性をいちじるしく阻害する。
本考案は上述の如き従来の欠点を改善せんとするもので
、その目的は円環状に形成されたエミッタユニットを複
数並列接続したトランジスタにおいて、各トランジスタ
ユニットのエミッタ・ベース間の静電容量を小さくする
ことにある。
、その目的は円環状に形成されたエミッタユニットを複
数並列接続したトランジスタにおいて、各トランジスタ
ユニットのエミッタ・ベース間の静電容量を小さくする
ことにある。
その目的のために、本考案は一導電型を有しコレクタ領
域として作用する半導体基板の一生表面に、該基板と逆
の導電型を有するベース領域と、該ベース領域内部にあ
って該領域よりも深さが浅くかつ平面的形状が環状をな
す上記基板と同一導電型のエミッタ領域とを備え、エミ
ッタ領域とエミッタ電極間を安定化抵抗で接続してなる
トランジスタにおいて、環状のエミッタ領域内側を絶縁
物で形成するとともに、エミッタ領域と該絶縁物上に安
定化抵抗層を積層し該安定化抵抗層上に絶縁物を介して
エミッタ電極金属層を積層して該安定化抵抗層とエミッ
タ電極金属層とを電気的に接続したことを特徴とするも
ので、以下実施例をあげてさらに詳細に説明する。
域として作用する半導体基板の一生表面に、該基板と逆
の導電型を有するベース領域と、該ベース領域内部にあ
って該領域よりも深さが浅くかつ平面的形状が環状をな
す上記基板と同一導電型のエミッタ領域とを備え、エミ
ッタ領域とエミッタ電極間を安定化抵抗で接続してなる
トランジスタにおいて、環状のエミッタ領域内側を絶縁
物で形成するとともに、エミッタ領域と該絶縁物上に安
定化抵抗層を積層し該安定化抵抗層上に絶縁物を介して
エミッタ電極金属層を積層して該安定化抵抗層とエミッ
タ電極金属層とを電気的に接続したことを特徴とするも
ので、以下実施例をあげてさらに詳細に説明する。
第2図は、本考案の実施例を示す図面で、シリコン半導
体基板上に土岐した複数個のトランジスタユニットのう
ち、2個のトランジスタユニットの中央部分を切断した
部分的な断面図である。
体基板上に土岐した複数個のトランジスタユニットのう
ち、2個のトランジスタユニットの中央部分を切断した
部分的な断面図である。
同図中、1はN型のシリコン(Si)半導体基板で、コ
レクタ領域である。
レクタ領域である。
2はコレクタ領域1の上に形成されたP型のベース領域
である。
である。
ベース領域2内には、該ベース領域2よりも深さが浅く
、かつ平面的形状が環状をなすN+型のエミッタ領域3
が形成されている。
、かつ平面的形状が環状をなすN+型のエミッタ領域3
が形成されている。
4は環状をなすN+型のエミッタ領域3の内側に形成さ
れた二酸化シリコン(SiO□)からなる絶縁物で、ベ
ース領域2を貫通してコレクタ領域にまで、達している
。
れた二酸化シリコン(SiO□)からなる絶縁物で、ベ
ース領域2を貫通してコレクタ領域にまで、達している
。
5はエミッタ領域3と絶縁物4の上に被着した多結晶シ
リコンからなる安定化抵抗層である。
リコンからなる安定化抵抗層である。
安定化抵抗層5の上には二酸化シリコン(Sin2)か
らなる絶縁物層6が被着され、さらに絶縁物層6の上に
アルミニウム(A1)からなるエミッタ電極7が被着さ
れる。
らなる絶縁物層6が被着され、さらに絶縁物層6の上に
アルミニウム(A1)からなるエミッタ電極7が被着さ
れる。
そしてエミッタ電極7は絶縁物層6に設けられた窓8を
通して安定化抵抗層5とオーミック接触している。
通して安定化抵抗層5とオーミック接触している。
なお、コレクタ領域1、ベース領域2、エミッタ領域3
、絶縁物4、安定化抵抗層5、絶縁物層6、エミッタ電
極7をもってトランジスタユニットU1を構成している
。
、絶縁物4、安定化抵抗層5、絶縁物層6、エミッタ電
極7をもってトランジスタユニットU1を構成している
。
トランジスタユニットU1の隣りには、これと全く同−
構成を有するトランジスタユニットU2が形成されてお
り、図示されてはいないが、コレクタ領域1を構成する
基板の上にはこのようなトランジスタユニットがマトリ
ック状に複数個配列されている。
構成を有するトランジスタユニットU2が形成されてお
り、図示されてはいないが、コレクタ領域1を構成する
基板の上にはこのようなトランジスタユニットがマトリ
ック状に複数個配列されている。
なお、第2図において、トランジスタユニットU□とU
2の間には、ベース電極9が設けられる。
2の間には、ベース電極9が設けられる。
上記の如き構成を有するトランジスタユニットは、円環
状のエミッタ領域の内側に絶縁物4を設けたので、その
内側はベース領域2と接触していない。
状のエミッタ領域の内側に絶縁物4を設けたので、その
内側はベース領域2と接触していない。
また、安定化抵抗層5はエミッタ領域上にのみ配設され
ているので、ベース領域2との間でMO3容量を形成す
るようなことはない。
ているので、ベース領域2との間でMO3容量を形成す
るようなことはない。
さらに窓8以外の部分では、エミッタ電極7と安定化抵
抗層5の間に絶縁物層6が介在しているため、この部分
でMO3容量が形成される。
抗層5の間に絶縁物層6が介在しているため、この部分
でMO3容量が形成される。
従って高周波成分に対してはMO3容量が並列列に入る
から入力抵抗が小さくなり、入力電力の損失が小さい。
から入力抵抗が小さくなり、入力電力の損失が小さい。
一方直流戊分は安定化抵抗のみを流れねばならないから
局部的電流集中に対する安定化効果は不変である。
局部的電流集中に対する安定化効果は不変である。
上記実施例は、安定化抵抗層5を環状のエミッタ領域3
と絶縁物4の上に被着してその平面的形状を円形とした
が、安定化抵抗層5を、窓8を中心として90°の方向
あるいは1200の方向に放射状の安定化抵抗層を形成
してもよい。
と絶縁物4の上に被着してその平面的形状を円形とした
が、安定化抵抗層5を、窓8を中心として90°の方向
あるいは1200の方向に放射状の安定化抵抗層を形成
してもよい。
なお、絶縁物4をベース領域2内に形成する場合、いわ
ゆるLOGO3(Local 0xidation o
fSilican)法を用いて形成するとよい。
ゆるLOGO3(Local 0xidation o
fSilican)法を用いて形成するとよい。
また、エミッタ領域3を形成する場合も、あらかじめベ
ース領域2内に上記LOCO3法で絶縁物4を形成した
後、安定化抵抗層として用いるドープド多結晶シリコン
を被着し、該ドープド多結晶シリコンからベース領域内
に不純物を拡散してエミッタ領域を形成すると、安定化
抵抗層とエミッタ領域が同時に形成されて工程上有利で
ある。
ース領域2内に上記LOCO3法で絶縁物4を形成した
後、安定化抵抗層として用いるドープド多結晶シリコン
を被着し、該ドープド多結晶シリコンからベース領域内
に不純物を拡散してエミッタ領域を形成すると、安定化
抵抗層とエミッタ領域が同時に形成されて工程上有利で
ある。
以上詳細に説明したように、本考案は、環状に形成され
たエミッタ領域の内側に絶縁物を設けたので、エミッタ
領域の内側面の接合容量が無くなる。
たエミッタ領域の内側に絶縁物を設けたので、エミッタ
領域の内側面の接合容量が無くなる。
また、安定化抵抗層が従来の如くベース領域上に被着さ
れていないので、従来の如くエミッタ・ベース間のMO
3容量がほとんどない。
れていないので、従来の如くエミッタ・ベース間のMO
3容量がほとんどない。
このため、従来型のものに比べ、ベース・エミッタ間の
静電容量が非常に小さくなったため、高周波特性がいち
じるしく改善された。
静電容量が非常に小さくなったため、高周波特性がいち
じるしく改善された。
そのほか、本考案はエミッタ電極と安定化抵抗層との間
に絶縁物層が介在腰エミツダ電極と安定化抵抗層との間
にMO3容量が形成され、これが高周波に対する側路容
量となるので、高周波に対する入力損失が少なくなる。
に絶縁物層が介在腰エミツダ電極と安定化抵抗層との間
にMO3容量が形成され、これが高周波に対する側路容
量となるので、高周波に対する入力損失が少なくなる。
また、前記従来の構造では、ベース引出し抵抗Rbb’
を小さくするためにエミッタ領域の幅を小さくしても、
安定化抵抗の幅はある値が必要であるためエミッタベー
ス間のMO3容量は増してしまう。
を小さくするためにエミッタ領域の幅を小さくしても、
安定化抵抗の幅はある値が必要であるためエミッタベー
ス間のMO3容量は増してしまう。
しかしながら本考案によれば、MO3容量が増すことは
なくしかも所定の安定化抵抗値が容易に得られるため、
更にエミッタ領域の幅を小さく出来、その結果エミッタ
直下の横方向ベース抵抗が小さくなるので、エミッタ・
ベース接合が均一に動作するようになり、順方向、逆方
向共に破壊耐量が向上するという効果もある。
なくしかも所定の安定化抵抗値が容易に得られるため、
更にエミッタ領域の幅を小さく出来、その結果エミッタ
直下の横方向ベース抵抗が小さくなるので、エミッタ・
ベース接合が均一に動作するようになり、順方向、逆方
向共に破壊耐量が向上するという効果もある。
第1図は従来のトランジスタユニットの一部ヲ切断して
示した斜視図、第2図はシリコン半導体基板上に形成し
た複数個のトランジスタユニットのうち、2個のトラン
ジスタユニットの中央部分を切断して示した部分的な断
面図である。 図中、1はコレクタ領域、2はベース領域、3はエミッ
タ領域、4は絶縁物、5は安定化抵抗層、6は絶縁物層
、7はエミッタ電極、9はベース電極、UoおよびU2
はトランジスタユニットを示す。
示した斜視図、第2図はシリコン半導体基板上に形成し
た複数個のトランジスタユニットのうち、2個のトラン
ジスタユニットの中央部分を切断して示した部分的な断
面図である。 図中、1はコレクタ領域、2はベース領域、3はエミッ
タ領域、4は絶縁物、5は安定化抵抗層、6は絶縁物層
、7はエミッタ電極、9はベース電極、UoおよびU2
はトランジスタユニットを示す。
Claims (1)
- 一導電型を有しコレクタ領域として作用する半導体基板
の一生表面に、該基板と逆の導電型を有するベース領域
と、該ベース領域内部にあって該領域よりも深さが浅く
かつ平面的形状が環状をなす上記基板と同一導電型のエ
ミッタ領域とを備え、エミッタ領域とエミッタ電極間を
安定化抵抗で接続してなる半導体装置において、環状の
前記エミッタ領域の内側を貫通する絶縁物を形成し、該
絶縁物上と前記エミッタ領域上とに安定化抵抗層を積層
し、該安定化抵抗層上に絶縁物層を介してエミッタ電極
金属層を積層して該安定化抵抗層とエミッタ電極金属層
とを電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977032590U JPS6020955Y2 (ja) | 1977-03-17 | 1977-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977032590U JPS6020955Y2 (ja) | 1977-03-17 | 1977-03-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53127870U JPS53127870U (ja) | 1978-10-11 |
| JPS6020955Y2 true JPS6020955Y2 (ja) | 1985-06-22 |
Family
ID=28886369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977032590U Expired JPS6020955Y2 (ja) | 1977-03-17 | 1977-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020955Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311354B2 (ja) * | 1973-02-09 | 1978-04-20 | ||
| JPS49117770A (ja) * | 1973-03-17 | 1974-11-11 |
-
1977
- 1977-03-17 JP JP1977032590U patent/JPS6020955Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53127870U (ja) | 1978-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| JPS6292659U (ja) | ||
| JPS6020955Y2 (ja) | 半導体装置 | |
| US4125853A (en) | Integrated circuit transistor | |
| JPS6155775B2 (ja) | ||
| US3736478A (en) | Radio frequency transistor employing high and low-conductivity base grids | |
| JPS6020954Y2 (ja) | 半導体装置 | |
| JPS584468B2 (ja) | サイリスタ | |
| JP3157187B2 (ja) | 半導体集積回路 | |
| JP2925169B2 (ja) | バイポーラ型トランジスタ | |
| JPS5855651Y2 (ja) | 半導体装置 | |
| JPS5823476A (ja) | トランジスタ | |
| JPS5919475B2 (ja) | 半導体装置の製法 | |
| JPH01228157A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH02312243A (ja) | 半導体装置 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPS634679A (ja) | 静電誘導形半導体装置の製法 | |
| JPS61208871A (ja) | 横型トランジスタ装置 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS5679469A (en) | Semiconductor device and its preparing method | |
| JPH0462927A (ja) | 半導体装置 | |
| JPH02304933A (ja) | 半導体装置 | |
| JPH025531A (ja) | 半導体装置の製造方法 | |
| JPS63164462A (ja) | 半導体装置 |