JPS6036104B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6036104B2 JPS6036104B2 JP9284777A JP9284777A JPS6036104B2 JP S6036104 B2 JPS6036104 B2 JP S6036104B2 JP 9284777 A JP9284777 A JP 9284777A JP 9284777 A JP9284777 A JP 9284777A JP S6036104 B2 JPS6036104 B2 JP S6036104B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- diffusion region
- integrated circuit
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に於けるＰＮ援合を利用し
た分離帯構造の改良に関する。
た分離帯構造の改良に関する。
半導体集積回路装置においては各回路素子間を独立分離
させるためにＰＮ接合を利用することが多い。
させるためにＰＮ接合を利用することが多い。
第１図は従来の半導体集積回路装置のＰＮ分離帯構造の
１例の断面図である。
１例の断面図である。
Ｐ型の半導体基板１の上に素子を形成すべき部分を包囲
する様に半導体基板１と同じ導電型の高濃度拡散領域２
を形成し、該領域２に囲まれる領域内にＮ型埋込領域３
を形成した後、半導体基板１の上にＮ型の半導体ェピタ
キシャル層５を成長させ、ェピタキシャル層５の表面で
高濃度拡散領城２と対応する部分から、半導体基板１と
同じ導電型の不純物を拡散し、同時に高濃度拡散層２か
らェピタキシャル層５中に拡散によって拡がる領域に到
達する拡散領域６を形成することにより、ェピタキシャ
ル島領域７を他から分離する。
する様に半導体基板１と同じ導電型の高濃度拡散領域２
を形成し、該領域２に囲まれる領域内にＮ型埋込領域３
を形成した後、半導体基板１の上にＮ型の半導体ェピタ
キシャル層５を成長させ、ェピタキシャル層５の表面で
高濃度拡散領城２と対応する部分から、半導体基板１と
同じ導電型の不純物を拡散し、同時に高濃度拡散層２か
らェピタキシャル層５中に拡散によって拡がる領域に到
達する拡散領域６を形成することにより、ェピタキシャ
ル島領域７を他から分離する。
上記分離帯構造を有する半導体集積回路装置の使用上限
電圧は、ェピタキシャル島領域７と半導体基板１の高濃
度拡散領域６のうちのいずれかとの間の降服電圧の最も
低いものにより制限される。通常の製造方法で作られた
上記の如き構造においては、ェピタキシャル島領域７と
高濃度拡散領域２の接合あるいはヱピタキシャル島領域
７と拡散領域６の接合のいずれかの降服電圧のうち低い
方が主として上限電圧を決定する。
電圧は、ェピタキシャル島領域７と半導体基板１の高濃
度拡散領域６のうちのいずれかとの間の降服電圧の最も
低いものにより制限される。通常の製造方法で作られた
上記の如き構造においては、ェピタキシャル島領域７と
高濃度拡散領域２の接合あるいはヱピタキシャル島領域
７と拡散領域６の接合のいずれかの降服電圧のうち低い
方が主として上限電圧を決定する。
これらの股降電圧は、上記接合の部位のうちで半導体基
板１とェピタキシャル層５の界面付近またはヱピタキシ
ャル層５の表面付近に電界が集中しやすい所から、その
部分で決まっていることが知られている。これらの降服
電圧を大きくするためには、ェピタキシャル層５の不純
物濃度を下げる、あるいは高濃度拡散領域２及び拡散領
域６の不純物濃度を下げる等の方法がある。しかしなが
ら、現在の技術をもってしてもェピタキシャル層の濃度
を５×１び３〜１び４原子／が程度以下に下げて再現性
よく製造することは困難である。一方、高濃度拡散領域
２、拡散領域６の濃度を下げることは、下記の如き欠点
を有する。すなわち、不純物濃度を下げた場合、高電圧
使用の要請から厚くせざるを得なくなっているェピタキ
シャル層を貫通し、分離領域を作るために、非常に長時
間の熱処理を要する様になるという製造上からの難点が
ある。また、長時間の熱処理は通常、半導体集積回路装
置の構成要素であるＮＰＮトランジスタのコレクタ直列
抵抗を下げる目的で半導体基板とェピタキシャル層の界
面付近に埋め込まれているＮ型埋込領域３をヱピタキシ
ャル層の表面へと拡散させるためより一層ェピタキシャ
ル層を厚くさせざるを得なくなり、そのことが再び熱処
理時間を長くするという悪循環を生ずる。一方、拡散領
域６の濃度を下げ長時間の熱処理を行うと、表面付近で
の濃度が下がり、そのため、高電位の配線が拡散領域６
の上を通る場合に拡散領域６の表面に反転層ができ実質
上分離の役を果さなくなる場合が生ずるという欠点があ
った。本発明は上記欠点を除き、高電圧で使用に耐える
半導体集積回路装置の分離帯構造を提供するものである
。
板１とェピタキシャル層５の界面付近またはヱピタキシ
ャル層５の表面付近に電界が集中しやすい所から、その
部分で決まっていることが知られている。これらの降服
電圧を大きくするためには、ェピタキシャル層５の不純
物濃度を下げる、あるいは高濃度拡散領域２及び拡散領
域６の不純物濃度を下げる等の方法がある。しかしなが
ら、現在の技術をもってしてもェピタキシャル層の濃度
を５×１び３〜１び４原子／が程度以下に下げて再現性
よく製造することは困難である。一方、高濃度拡散領域
２、拡散領域６の濃度を下げることは、下記の如き欠点
を有する。すなわち、不純物濃度を下げた場合、高電圧
使用の要請から厚くせざるを得なくなっているェピタキ
シャル層を貫通し、分離領域を作るために、非常に長時
間の熱処理を要する様になるという製造上からの難点が
ある。また、長時間の熱処理は通常、半導体集積回路装
置の構成要素であるＮＰＮトランジスタのコレクタ直列
抵抗を下げる目的で半導体基板とェピタキシャル層の界
面付近に埋め込まれているＮ型埋込領域３をヱピタキシ
ャル層の表面へと拡散させるためより一層ェピタキシャ
ル層を厚くさせざるを得なくなり、そのことが再び熱処
理時間を長くするという悪循環を生ずる。一方、拡散領
域６の濃度を下げ長時間の熱処理を行うと、表面付近で
の濃度が下がり、そのため、高電位の配線が拡散領域６
の上を通る場合に拡散領域６の表面に反転層ができ実質
上分離の役を果さなくなる場合が生ずるという欠点があ
った。本発明は上記欠点を除き、高電圧で使用に耐える
半導体集積回路装置の分離帯構造を提供するものである
。
本発明は、第１導電型埋込領域を設けた第１導電型半導
体基板上に第２導電型半導体層を設け、該第２導電型半
導体表面から前記第１導電型埋込領域に連結する第１導
電型拡散領域を設けてＰＮ接合分離帯を形成する半導体
集積回路装置において、前記第１導電型埋込領域より低
不純物濃度を有し、かつ前記埋込領域より大面積で拡散
深さの浅い第１導電型の第２埋込領域を前記第１導電型
埋込領域を覆うように設けたことと、前記第１導電型拡
散領域よりも低不純物濃度を有し、かつ前記拡散領域よ
りも大面積で拡散深さの浅い第１導電型の第２拡散領域
を前記第１導電型拡散領域に重畳して設けたことを特徴
とする。
体基板上に第２導電型半導体層を設け、該第２導電型半
導体表面から前記第１導電型埋込領域に連結する第１導
電型拡散領域を設けてＰＮ接合分離帯を形成する半導体
集積回路装置において、前記第１導電型埋込領域より低
不純物濃度を有し、かつ前記埋込領域より大面積で拡散
深さの浅い第１導電型の第２埋込領域を前記第１導電型
埋込領域を覆うように設けたことと、前記第１導電型拡
散領域よりも低不純物濃度を有し、かつ前記拡散領域よ
りも大面積で拡散深さの浅い第１導電型の第２拡散領域
を前記第１導電型拡散領域に重畳して設けたことを特徴
とする。
本発明を実施例により説明する。
第２図は本発明の半導体集積回路装置のＰＮ分離帯の１
実施例の断面図である。
実施例の断面図である。
Ｐ型半導体基板１１上に素子を形成すべき部分を包囲す
るようにＰ型高濃度の第１埋込領域１２を形成する。
るようにＰ型高濃度の第１埋込領域１２を形成する。
次に該第１埋込領域１２より低不純物濃度でかつ該第１
埋込領域１２よりも大面積でかつ拡散深さの浅いＰ型の
第２埋込領域１４を第１埋込領域１２に重畳して形成す
る。そして該埋込領域１３，１４により囲まれる領域内
にＮ型埋込領域１３を形成する。しかる後にＮ型ェピタ
キシャル層１５を成長させ、Ｎ型ェピタキシャル層１５
の表面でＰ型高濃度の第１拡散領域１６を設ける。次に
該拡散領域１６より低木純物濃度を有し、大面積でかつ
拡散深さの浅いＰ型の第２拡散領域１８を前記第１拡散
領域１６に重畳してＮ型ェピタキシャル層１５の表面か
ら形成する。かかる構造においては、ェピタキシヤル島
領域１７は、Ｐ型第１埋込領域１２と、ェピタキシャル
層１５の表面から、前記Ｐ型第１埋込領域１２に到達す
る様に形成されたＰ型第１拡散領域１６によって他から
分離されている。一方、ェピタキシャル島領域１７と、
Ｐ型第１拡散領域１６との間の耐圧は、表面付近に濃度
の低いＰ型第２拡散領域１８があるために、ェピタキシ
ャル島領域１７とＰ型第２拡散領域１８との間の接合の
降服電圧によって制限されることになる。
埋込領域１２よりも大面積でかつ拡散深さの浅いＰ型の
第２埋込領域１４を第１埋込領域１２に重畳して形成す
る。そして該埋込領域１３，１４により囲まれる領域内
にＮ型埋込領域１３を形成する。しかる後にＮ型ェピタ
キシャル層１５を成長させ、Ｎ型ェピタキシャル層１５
の表面でＰ型高濃度の第１拡散領域１６を設ける。次に
該拡散領域１６より低木純物濃度を有し、大面積でかつ
拡散深さの浅いＰ型の第２拡散領域１８を前記第１拡散
領域１６に重畳してＮ型ェピタキシャル層１５の表面か
ら形成する。かかる構造においては、ェピタキシヤル島
領域１７は、Ｐ型第１埋込領域１２と、ェピタキシャル
層１５の表面から、前記Ｐ型第１埋込領域１２に到達す
る様に形成されたＰ型第１拡散領域１６によって他から
分離されている。一方、ェピタキシャル島領域１７と、
Ｐ型第１拡散領域１６との間の耐圧は、表面付近に濃度
の低いＰ型第２拡散領域１８があるために、ェピタキシ
ャル島領域１７とＰ型第２拡散領域１８との間の接合の
降服電圧によって制限されることになる。
この場合、Ｐ型第２拡散領域１８の濃度の低さのために
Ｐ型第１拡散領域１６とェピタキシャル島領域５との接
合の場合に比べＰ型第２拡散領域１８の側へ空乏層が充
分に拡がるので電界が強くならず、したがって降服電圧
が高くなる。又ェピタキシャル島領域１７とＰ型第１理
込領域１２との間の耐圧も低濃度のＰ型第２埋込領域１
４の存在のために、ェピタキシャル層１５とＰ型分離領
域１２，１４との間にある空乏層は、ェピタキシャル層
の側のみならずＰ型第２埋込領域１４の側へも拡がるの
で電界が強くならず、従来の場合に比べ高くなる。一方
低濃度のＰ型第２埋込領域１４及びＰ型第２拡散領域１
８を設ける事により、Ｐ型第１埋込領域１２及びＰ型第
１拡散領域１６の濃度を下げる必要がなくなり、従来の
構造において問題となった、長時間の熱処理及び表面濃
度の低下という欠点も解消することができる。以上詳細
に説明したように、本発明によれば、製造上の困難を伴
うことなく高電圧で使用し得る半導体集積回路装置を得
ることができる。上記実施例の説明はＰ型半導体基板の
場合について行なったが、反対のＮ型基板についても導
電型を全て逆にすれば同様に実施することができる。
Ｐ型第１拡散領域１６とェピタキシャル島領域５との接
合の場合に比べＰ型第２拡散領域１８の側へ空乏層が充
分に拡がるので電界が強くならず、したがって降服電圧
が高くなる。又ェピタキシャル島領域１７とＰ型第１理
込領域１２との間の耐圧も低濃度のＰ型第２埋込領域１
４の存在のために、ェピタキシャル層１５とＰ型分離領
域１２，１４との間にある空乏層は、ェピタキシャル層
の側のみならずＰ型第２埋込領域１４の側へも拡がるの
で電界が強くならず、従来の場合に比べ高くなる。一方
低濃度のＰ型第２埋込領域１４及びＰ型第２拡散領域１
８を設ける事により、Ｐ型第１埋込領域１２及びＰ型第
１拡散領域１６の濃度を下げる必要がなくなり、従来の
構造において問題となった、長時間の熱処理及び表面濃
度の低下という欠点も解消することができる。以上詳細
に説明したように、本発明によれば、製造上の困難を伴
うことなく高電圧で使用し得る半導体集積回路装置を得
ることができる。上記実施例の説明はＰ型半導体基板の
場合について行なったが、反対のＮ型基板についても導
電型を全て逆にすれば同様に実施することができる。
第１図は、従来の半導体集積回路装置のＰＮ分離帯構造
の１例の断面図、第２図は本発明の半導体集積回路装置
のＰＮ分離帯の１実施例の断面図である。 １，１１・・・・・・Ｐ型半導体基板、２，１２・・・
・・・Ｐ型第１埋込領域、３，１３・・・・・・Ｎ型埋
込領域、１４・・・・・・Ｐ型第２埋込拡散、５，１５
・・・・・・ェピタキシャル層、６，１６・・・・・・
Ｐ型第１拡散領域、７，１７・・・・・・ェピタキシャ
ル島領域、１８・・・・・・Ｐ型第２拡散領域。 第’図 第２図
の１例の断面図、第２図は本発明の半導体集積回路装置
のＰＮ分離帯の１実施例の断面図である。 １，１１・・・・・・Ｐ型半導体基板、２，１２・・・
・・・Ｐ型第１埋込領域、３，１３・・・・・・Ｎ型埋
込領域、１４・・・・・・Ｐ型第２埋込拡散、５，１５
・・・・・・ェピタキシャル層、６，１６・・・・・・
Ｐ型第１拡散領域、７，１７・・・・・・ェピタキシャ
ル島領域、１８・・・・・・Ｐ型第２拡散領域。 第’図 第２図
Claims (1)
- １ 第１導電型埋込領域を設けた第１導電型半導体基板
上に第２導電型半導体層を設け、該第２導電型半導体層
表面から前記第１導電型埋込領域に連結する第１導電型
拡散領域を設けてＰＮ接合分離帯を形成する半導体集積
回路装置において、前記第１導電型埋込領域より低不純
物濃度を有し、かつ前記埋込領域より大面積で拡散深さ
の浅い第１導電型の第２埋込領域を前記第１導電型埋込
領域に重畳して設けたことと、前記第１導電型拡散領域
よりも低不純物濃度を有し、かつ前記拡散領域よりも大
面積で拡散深さの浅い第１導電型の第２拡散領域を前記
第１導電型拡散領域に重畳して設けたこととを特徴とす
る半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9284777A JPS6036104B2 (ja) | 1977-08-01 | 1977-08-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9284777A JPS6036104B2 (ja) | 1977-08-01 | 1977-08-01 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5427377A JPS5427377A (en) | 1979-03-01 |
| JPS6036104B2 true JPS6036104B2 (ja) | 1985-08-19 |
Family
ID=14065811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9284777A Expired JPS6036104B2 (ja) | 1977-08-01 | 1977-08-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6036104B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8006827A (nl) * | 1980-12-17 | 1982-07-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JPS6484733A (en) * | 1987-09-28 | 1989-03-30 | Nec Corp | Semiconductor device |
-
1977
- 1977-08-01 JP JP9284777A patent/JPS6036104B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5427377A (en) | 1979-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| JPH0548936B2 (ja) | ||
| US4476480A (en) | High withstand voltage structure of a semiconductor integrated circuit | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS6239547B2 (ja) | ||
| JPS6155775B2 (ja) | ||
| JP3104747B2 (ja) | 半導体装置の製造方法 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JP2655403B2 (ja) | 電力用ｍｏｓ型電界効果トランジスタ | |
| JPS5885572A (ja) | プレ−ナ型ダイオ−ドおよびその製造方法 | |
| US3365629A (en) | Chopper amplifier having high breakdown voltage | |
| JPS6362376A (ja) | バイポ−ラ型集積回路装置 | |
| JPS61290735A (ja) | 半導体集積回路装置 | |
| JP3090199B2 (ja) | 半導体装置 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JP2650405B2 (ja) | バイポーラトランジスタ | |
| JPS60180138A (ja) | 半導体装置 | |
| JPS5814564A (ja) | 半導体装置 | |
| JPH05206153A (ja) | 半導体集積回路装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPH0558256B2 (ja) |