JPS60210880A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60210880A JPS60210880A JP59065869A JP6586984A JPS60210880A JP S60210880 A JPS60210880 A JP S60210880A JP 59065869 A JP59065869 A JP 59065869A JP 6586984 A JP6586984 A JP 6586984A JP S60210880 A JPS60210880 A JP S60210880A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- potential well
- lamination
- negative resistance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/50—Devices controlled by mechanical forces, e.g. pressure
Landscapes
- Pressure Sensors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は負性抵抗を利用した゛半導体装置に関する。
現在半導体装置として多く用いられているのはバイポー
ラトランジスタと電界効果トランジスタである。どちら
の装置も高速化−二向けて努力が続けられているが、バ
イポーラトランジスタでは少数キャリアの蓄積効果のた
め、電界効果トランジスタではチャンネルを流れる電子
又は正孔の移動度に制限があるため、高速化が難しいの
が現状である。これｆ二対して負性抵抗を利用する装置
は本質的に高速化に適しているので注目を集めている。
ラトランジスタと電界効果トランジスタである。どちら
の装置も高速化−二向けて努力が続けられているが、バ
イポーラトランジスタでは少数キャリアの蓄積効果のた
め、電界効果トランジスタではチャンネルを流れる電子
又は正孔の移動度に制限があるため、高速化が難しいの
が現状である。これｆ二対して負性抵抗を利用する装置
は本質的に高速化に適しているので注目を集めている。
負性抵抗を利用する半導体装置としては、ガン・ダイオ
ード、トンネルダイオード等があるが、以下に説明する
本発明は全く別の原理に基ずくものである。
ード、トンネルダイオード等があるが、以下に説明する
本発明は全く別の原理に基ずくものである。
高速化に適している負性抵抗を利用する半導体装置の問
題点としては、（１）ガンダイオードの場合。
題点としては、（１）ガンダイオードの場合。
高電界のドメインが素子領域を走ること１二よｔ】。
増巾作用１発振作用を行なうので、消費電力が太きくな
ることが上げられる。
ることが上げられる。
一方、（２１）ンネルダイオードでは、トンネルのくり
返しにより素子特性が変化するという問題がある。
返しにより素子特性が変化するという問題がある。
本発明は前記゛ガンダイオード及びトンネルダイオード
とは全く異なる原理に基すき、前記のような問題点を有
しない、高速化を可能とした半導体装置を提供すること
を目的とする。
とは全く異なる原理に基すき、前記のような問題点を有
しない、高速化を可能とした半導体装置を提供すること
を目的とする。
本発明は第１図の如く半導体材料の間に異なった半導体
材料をはさんだ構造（いわゆるヘテロ接合）を特徴とす
る。このような構造をとると、材料を適当に選択するこ
とにより、この構造のハンド・ダイヤグラムを第２図の
ようにすることが可能となる。第２図のポテンシャルの
井戸の深さをＶＱ ＋厚さをＬとする。このポテンシャ
ルの井戸にエネルギーＥをもった電子が左から入ってく
る場合を想定する。電子は製部左へ反射され、一部右へ
透過する。この透過率Ｔは、鷲子力学的計算により と表わされる。ここに、ｈはブランク定数りを２πで割
ったもの１ｍ は半導体中の電子の有効質量である。こ
の透過率を電子のエネルギーＥに対してプロットすると
、第３図のようになる。この第３図及び（１）式から明
らかなようにＮを整数として、又は書き直して のときには、透過率Ｔ＝１と々る。すなわち、左の）ら
ポテンシャルの井戸に入射した電子は、このポテンシャ
ルにより何らの影響を受けないが、その他の場合はＴ＜
１となり、一部は左へ反射される。したがってこの半導
体装置に入射する電子のエネルギーＥを外部からの電圧
Ｖで制御することができれは、負性抵抗の半導体装置を
作ることができる。この説明を第３図で行なう。電圧ｖ
１のとき電子のエネルギーがＥ、でＴ＝１であったとす
る。
材料をはさんだ構造（いわゆるヘテロ接合）を特徴とす
る。このような構造をとると、材料を適当に選択するこ
とにより、この構造のハンド・ダイヤグラムを第２図の
ようにすることが可能となる。第２図のポテンシャルの
井戸の深さをＶＱ ＋厚さをＬとする。このポテンシャ
ルの井戸にエネルギーＥをもった電子が左から入ってく
る場合を想定する。電子は製部左へ反射され、一部右へ
透過する。この透過率Ｔは、鷲子力学的計算により と表わされる。ここに、ｈはブランク定数りを２πで割
ったもの１ｍ は半導体中の電子の有効質量である。こ
の透過率を電子のエネルギーＥに対してプロットすると
、第３図のようになる。この第３図及び（１）式から明
らかなようにＮを整数として、又は書き直して のときには、透過率Ｔ＝１と々る。すなわち、左の）ら
ポテンシャルの井戸に入射した電子は、このポテンシャ
ルにより何らの影響を受けないが、その他の場合はＴ＜
１となり、一部は左へ反射される。したがってこの半導
体装置に入射する電子のエネルギーＥを外部からの電圧
Ｖで制御することができれは、負性抵抗の半導体装置を
作ることができる。この説明を第３図で行なう。電圧ｖ
１のとき電子のエネルギーがＥ、でＴ＝１であったとす
る。
次に７重より大きい電圧Ｖ！のときに電子のエネルギー
がＥ：になったとすると、第３図から明らかなようにＴ
くｌとなり、電子はかなり反射され、透過する電子は少
なくなる。電流は透過率Ｔに比例するので電圧が大きく
なったときに電流が減少する。
がＥ：になったとすると、第３図から明らかなようにＴ
くｌとなり、電子はかなり反射され、透過する電子は少
なくなる。電流は透過率Ｔに比例するので電圧が大きく
なったときに電流が減少する。
すなわち第４図の如き負性抵抗が実現できる。
電圧が■１の場合のエネルギーＥ１より、■、より大き
い電圧Ｖ、の場合の電子のエネルギー均の方を大きくす
る６二は、半導体装置の寸法を小さくして。
い電圧Ｖ、の場合の電子のエネルギー均の方を大きくす
る６二は、半導体装置の寸法を小さくして。
第１図のＬｌの領域で、電子が散乱されないようにすれ
ば実現できる。
ば実現できる。
本発明によれば、ヘテロ接合と用いて透過共鳴を生せし
めることにより負性抵抗な持つ半導体装置を実現させる
ことができる。
めることにより負性抵抗な持つ半導体装置を実現させる
ことができる。
本発明をＧａ８ｂ −ＩｎＡｓ ヘテロ接合を利用した
実施例ｆ二ついて第５図を参照して説明する。まず。
実施例ｆ二ついて第５図を参照して説明する。まず。
Ｔｅドープのｎ−Ｇａ８ｂ基板２】用意し、このように
ノンドープＧａｒｂ層ｎを積層し、その上にポテンシャ
ルの井戸となるべきｌ ｎＡｓ層囚１積層する。 。
ノンドープＧａｒｂ層ｎを積層し、その上にポテンシャ
ルの井戸となるべきｌ ｎＡｓ層囚１積層する。 。
更Ｃ：箪子が加速を受けるノンドープＧａｒｂ層囚。
オーミックコンタクトをとるためのｎ Ｇａｒｂ ｌ＠
２５を順次積層形成する。このようなＧａ８ｂ−Ｉｎ
Ａｓの積ｌｉ１構造は分子線エピタキシー法により、容
易に形成することができる。次冨二必要な領域をレジス
トでお＼い、エツチングをして第５南のよう虚構造にし
た後、電極加をつける。
２５を順次積層形成する。このようなＧａ８ｂ−Ｉｎ
Ａｓの積ｌｉ１構造は分子線エピタキシー法により、容
易に形成することができる。次冨二必要な領域をレジス
トでお＼い、エツチングをして第５南のよう虚構造にし
た後、電極加をつける。
各層の寸法は例えはノンドープＧａｒｂ層ｎは２０００
Ａ’、 ＩｎＡｓ層幻は１Ｏ０Ａ’、 １＜子が加速を
受けるＧａ８ｂｍ２４は２０００ Ａ−オーミック・コ
ンタクトをとるためのｎ Ｇａｒｂ ｆ＠２Ｂは２００
０Ａ’とする。
Ａ’、 ＩｎＡｓ層幻は１Ｏ０Ａ’、 １＜子が加速を
受けるＧａ８ｂｍ２４は２０００ Ａ−オーミック・コ
ンタクトをとるためのｎ Ｇａｒｂ ｆ＠２Ｂは２００
０Ａ’とする。
この実施例ではポテンシャルの井戸の深さ焉は０．８３
ｅ Ｖとなり、負性抵抗が実現できる。
ｅ Ｖとなり、負性抵抗が実現できる。
なお１以上の実施例では、 Ｇａｒｂ−ＩｎＡｓ系につ
いて説明したが１本発明はこれに限られるものではなく
、他の半導体例えばＧａＰ−８ｉ、ＧａＡ／入５−Ｇａ
Ａｓ、ＩｎＰ基板上のＡ／Ｉｎ入５−ＧａＩｎＡｓ等の
へテロ接合構造を用いて第５図同様の半導体装置を実現
することが可能である。
いて説明したが１本発明はこれに限られるものではなく
、他の半導体例えばＧａＰ−８ｉ、ＧａＡ／入５−Ｇａ
Ａｓ、ＩｎＰ基板上のＡ／Ｉｎ入５−ＧａＩｎＡｓ等の
へテロ接合構造を用いて第５図同様の半導体装置を実現
することが可能である。
第１図は本発明による半導体構造な示す図、第２図は半
導体構造のエネルギー・レベルを示す図。 第３図は本発明の半導体装置構造Ｃ二おいての電子の透
過率を示す図、第４図は本発明の半導体装置の電流−電
圧特性を示す図、第５図は本発明半導体装置の実施例を
示す図である。 ２］ ： Ｇａｒｂ基板、２２＝ノンド一プＧａｒｂ層
。 Ｚ３ ： ＩｎＡｓ層、 ２４：′＆Ｍ、子が加速を受
けるノンドープＧａｒｂ層。 ２５ ： ｎ ＧａＳｂ＃、 ２６ ：電極。 代理人 弁理士 則近憲佑（ほか１名）第 １ 図 第２図 第 ３ 図 ＠、″！ｒのエオルヤーＦ 第 ４ 図 １五Ｖ− 第 ５ 図 ？ム
導体構造のエネルギー・レベルを示す図。 第３図は本発明の半導体装置構造Ｃ二おいての電子の透
過率を示す図、第４図は本発明の半導体装置の電流−電
圧特性を示す図、第５図は本発明半導体装置の実施例を
示す図である。 ２］ ： Ｇａｒｂ基板、２２＝ノンド一プＧａｒｂ層
。 Ｚ３ ： ＩｎＡｓ層、 ２４：′＆Ｍ、子が加速を受
けるノンドープＧａｒｂ層。 ２５ ： ｎ ＧａＳｂ＃、 ２６ ：電極。 代理人 弁理士 則近憲佑（ほか１名）第 １ 図 第２図 第 ３ 図 ＠、″！ｒのエオルヤーＦ 第 ４ 図 １五Ｖ− 第 ５ 図 ？ム
Claims (1)
- 【特許請求の範囲】 半導体材料の間に異なった半導体層をはさみ。 ポテンシャルの井戸を作りこむ構造の半導体装置におい
て、井戸の深さと厚さを調整することにより透過共鳴を
生ぜしめもって負性抵抗を生せしめることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065869A JPS60210880A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065869A JPS60210880A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210880A true JPS60210880A (ja) | 1985-10-23 |
Family
ID=13299421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59065869A Pending JPS60210880A (ja) | 1984-04-04 | 1984-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021863A (en) * | 1988-09-12 | 1991-06-04 | Fujitsu Limited | Semiconductor quantum effect device having negative differential resistance characteristics |
| US5298763A (en) * | 1992-11-02 | 1994-03-29 | Motorola, Inc. | Intrinsically doped semiconductor structure and method for making |
-
1984
- 1984-04-04 JP JP59065869A patent/JPS60210880A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021863A (en) * | 1988-09-12 | 1991-06-04 | Fujitsu Limited | Semiconductor quantum effect device having negative differential resistance characteristics |
| US5298763A (en) * | 1992-11-02 | 1994-03-29 | Motorola, Inc. | Intrinsically doped semiconductor structure and method for making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JP2773474B2 (ja) | 半導体装置 | |
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| US4704622A (en) | Negative transconductance device | |
| JPS6313355B2 (ja) | ||
| JPS6331173A (ja) | 半導体装置 | |
| JPH0355980B2 (ja) | ||
| JPS60210880A (ja) | 半導体装置 | |
| JPS6354777A (ja) | 共振トンネル装置 | |
| JPH04296059A (ja) | 共鳴トンネル・デバイス | |
| JPS62176162A (ja) | 負性抵抗素子 | |
| JP2675362B2 (ja) | 半導体装置 | |
| JPH0227739A (ja) | 半導体装置 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPS6255314B2 (ja) | ||
| JPS6330788B2 (ja) | ||
| JPH10321896A (ja) | アバランシェダイオード | |
| JPS6179266A (ja) | 半導体装置 | |
| JPH1050730A (ja) | トンネルトランジスタおよびその製造方法 | |
| JPS62298181A (ja) | 半導体装置 | |
| KR880010485A (ko) | 고속신호 전달용 집적회로 | |
| JPH01251662A (ja) | 高速半導体装置 | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPS6459957A (en) | Heterojunction bipolar transistor | |
| JPH06326408A (ja) | 半導体赤外光発生器 |