JPS60211981A - Controlling circuit of gate turnoff thyristor - Google Patents

Controlling circuit of gate turnoff thyristor

Info

Publication number
JPS60211981A
JPS60211981A JP59068656A JP6865684A JPS60211981A JP S60211981 A JPS60211981 A JP S60211981A JP 59068656 A JP59068656 A JP 59068656A JP 6865684 A JP6865684 A JP 6865684A JP S60211981 A JPS60211981 A JP S60211981A
Authority
JP
Japan
Prior art keywords
gto
auxiliary
gate
main
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59068656A
Other languages
Japanese (ja)
Other versions
JPH0620126B2 (en
Inventor
Tetsuo Sueoka
末岡 徹郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP59068656A priority Critical patent/JPH0620126B2/en
Publication of JPS60211981A publication Critical patent/JPS60211981A/en
Publication of JPH0620126B2 publication Critical patent/JPH0620126B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors

Landscapes

  • Thyristors (AREA)
  • Thyristor Switches And Gates (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (技術分野) 本発明はゲートターンオフサイリスタの制御回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a control circuit for a gate turn-off thyristor.

(従来技術と問題点) ゲートターンオフサイリスタ(以下GTOと称す)は一
般に点弧電流が大きい“のでゲート回路が大型になる欠
点がある。例えば耐圧2500(v)。
(Prior Art and Problems) A gate turn-off thyristor (hereinafter referred to as GTO) generally has a large firing current, so it has the disadvantage that the gate circuit becomes large. For example, the withstand voltage is 2500 (V).

遮断電流1000 (A)のGTO’iオフさせる(負
荷電流1000A流れているとする)には約800(4
)のオフゲート電流を流す必要があるが、GTOのター
ンオフ時間が約10(μ就)と短いので問題はない。し
かし前記GTOをオンさせるには、約80〜50(A)
のオンゲート電流i、GToの接合面全域がオン状態に
なるまでの長い時間流し続ける必要がある。この為オン
ゲート回路が非常に大型になる等の問題があった。この
ような問題を解決する為に従来は、例えば第1図に示す
ような制御回路が用いられてい念。第1図において、主
GTo/’iオフするには、ゲート制御用電源回路lコ
のスイッチ6をオフ、スイッチざをオンさせて、オフゲ
ート用直流電源7から主GTO/のカソード、ゲート−
+ダイオード弘→スイッチ♂→直流電源7のループを通
してオフゲート電流を供給すれば良い。主GTO/’i
オンするKは、ゲート制御を介して補助GTO2のゲー
トにオンゲート電流を供給し、まず補助GTO2fター
ンオンさせる。
To turn off a GTO'i with a cutoff current of 1000 (A) (assuming that a load current of 1000 A is flowing), approximately 800 (4
), but this is not a problem because the turn-off time of the GTO is as short as about 10 (μ). However, in order to turn on the GTO, approximately 80 to 50 (A) is required.
It is necessary to keep the on-gate current i flowing for a long time until the entire junction surface of GTo is turned on. For this reason, there were problems such as the on-gate circuit becoming extremely large. In order to solve such problems, conventionally, a control circuit as shown in FIG. 1, for example, has been used. In FIG. 1, to turn off the main GTO/'i, turn off the switch 6 of the gate control power supply circuit l, turn on the switch, and connect the off-gate DC power supply 7 to the main GTO/'s cathode and gate.
It is sufficient to supply the off-gate current through the loop of + diode Hiro → switch ♂ → DC power supply 7. Main GTO/'i
K, which turns on, supplies an on-gate current to the gate of the auxiliary GTO 2 through gate control, first turning on the auxiliary GTO 2f.

この時補助GT0.2に流れる主電流が増幅ゲート電流
として抵抗3を介して主GTO/のゲートに供給される
ことによって主G T O/ !dターンオンする。こ
のように構成された制御回路+d、補助GTOに流れる
主電流全増幅ゲート電流として主GTo/に供給するの
で、補助0TO2のオンゲート電流はわずか約1(A)
程度で済む。この為制御用電源回路12の構成を小形化
、簡略化できる。しかしながら第1図の回路においてミ
PWM制御の如くオン、オフ制御を頻繁に行なうと、次
のような開端が生じる。すなわち、補助GT0.2にオ
ンゲート電流を供給しt直後(例えば10〜15μ冠後
)に主GTO/にオフゲート’を流分供給すると、オフ
ゲート用直流電源7の電圧が主GTO/のカソード接合
によって阻止されるので、補助GTOコのカード接合を
逆バイアスすることができない。
At this time, the main current flowing through the auxiliary GT0.2 is supplied as an amplification gate current to the gate of the main GTO/ through the resistor 3, so that the main GTO/! d Turn on. In the control circuit +d configured in this way, the main current flowing through the auxiliary GTO is all amplified and supplied to the main GTo/, so the on-gate current of the auxiliary 0TO2 is only about 1 (A).
It's enough. Therefore, the configuration of the control power supply circuit 12 can be downsized and simplified. However, in the circuit shown in FIG. 1, if on/off control is frequently performed as in the PWM control, the following open end occurs. That is, when an on-gate current is supplied to the auxiliary GT0.2 and an off-gate current is supplied to the main GTO/ immediately after t (for example, after 10 to 15μ), the voltage of the off-gate DC power supply 7 is increased by the cathode junction of the main GTO/. The auxiliary GTO card junction cannot be reverse biased because it is blocked.

この為補助GTOλはターンオフできないので、該GT
0.2に大電流が流れ続け、この結果補助GTOJは破
壊されてしまう。ここで補助GTOJ全確実に逆バイア
スさせるには、抵抗3の値全大きくしておき、補助GT
02の主電流が補助GT02のアノード、カソード、抵
抗3、ダイオードlおよび直流電源7全通して流れるこ
とによって前記抵抗3に生ずる電圧降下全利用する方法
がある。しかしこの方法のように抵抗3の値を大きくす
ると、主GTO/のオンゲート電流を必要なだけ充分供
給することができなくなる等の問題があった。
For this reason, the auxiliary GTOλ cannot be turned off, so the corresponding GT
0.2, a large current continues to flow, and as a result, the auxiliary GTOJ is destroyed. Here, in order to ensure that the auxiliary GTOJ is reverse biased, the value of resistor 3 should be increased completely, and the auxiliary GT
There is a method of fully utilizing the voltage drop that occurs across the resistor 3 when the main current of the auxiliary GT02 flows through the anode, cathode, resistor 3, diode 1, and DC power supply 7 of the auxiliary GT02. However, when the value of the resistor 3 is increased as in this method, there is a problem that the on-gate current of the main GTO/ cannot be sufficiently supplied as necessary.

上述のような問題を解消する為に第2図および第3図に
示すような制御回路が提−案されている。
In order to solve the above-mentioned problems, control circuits as shown in FIGS. 2 and 3 have been proposed.

第2図は特開昭58−118147号公報に記載されて
いる回路であり、主GTO/のオフゲート電流供給用の
直流電源7.補助GTO2のオンゲート電流供給用の直
流電源!の他に補助GT0.2のオフゲート電流供給用
の直流電源りを別個に設けている。この為装置全体の価
格が高騰してしまう欠点があつtoま念、第3図は特開
昭58−101461号公報に記載されている回路であ
シ、前記第1図に示す回路の補助GTOJを)ランジス
タ//に看き換えている。この為トランジスタl/の耐
圧を高くする必要があり、コスト高となってしまう。
FIG. 2 shows a circuit described in Japanese Unexamined Patent Publication No. 58-118147, which shows the DC power supply 7 for supplying the off-gate current of the main GTO/. DC power supply for on-gate current supply of auxiliary GTO2! In addition, a separate DC power supply is provided for supplying off-gate current to the auxiliary GT0.2. For this reason, there is a drawback that the price of the entire device increases, so please be aware that the circuit shown in Fig. 3 is the circuit described in Japanese Patent Application Laid-Open No. 101461/1982. ) has been replaced with a transistor. For this reason, it is necessary to increase the withstand voltage of the transistor l/, which increases the cost.

(発明の目的) 本発明は上記の点に鑑ミなされたもので、主GToおよ
び補助GTOのオン、オフ制御を確実に行なうことがで
きるとともに、アWM制御の如くオン、オフ制御を頻繁
に行なってもターンオフ失敗によって補助GTOが破壊
されないゲートターンオフサイリスタの制御回路を提供
することを目的としている。
(Object of the Invention) The present invention has been made in consideration of the above points, and it is possible to reliably perform on/off control of the main GTO and auxiliary GTO, and to perform on/off control frequently such as AWM control. It is an object of the present invention to provide a control circuit for a gate turn-off thyristor in which an auxiliary GTO is not destroyed due to turn-off failure even if the gate turn-off is performed.

(発明の概要) 本発明は主GTOのゲートと補助GTOのカソードとの
間にスイッチング制御素子を介挿し、該スイッチング制
御素子の制御端子を補助GTOのゲートに共通接続した
ことを特徴としている0(実施例) 以下、図面を参照しながら本発明の一実施例を説明する
。第4図においi、、2/は主GTOである。
(Summary of the Invention) The present invention is characterized in that a switching control element is inserted between the gate of the main GTO and the cathode of the auxiliary GTO, and the control terminals of the switching control element are commonly connected to the gates of the auxiliary GTO. (Example) Hereinafter, an example of the present invention will be described with reference to the drawings. In FIG. 4, i, , 2/ are main GTOs.

主G T 0.7./のカソード−ゲート間には図示極
性の過電圧保護用ツェナーダイオードnおよびダイオー
ド、?、Iが直列に接続されている。21Iはアノード
が主G T 0.2/のアノードに接続された補助GT
Oである。この補助GT0.24’のカソードはスイッ
チング制御素子、例えば電界効果トランジスタjのドレ
インに接続されている。この電界効果トランジスタjは
電力消費の少ない例えばMO19FEITを用い、その
ソースは主GT0.2/のゲートに接続されている。電
界効果トランジスタ2夕のドレイン−ソース間には該ト
ランジスタ2夕を保護する為の図示極性のツェナーダイ
オード易が接続されている。主GT02/のゲートには
ダイオード27のアノードが接続されている。このダイ
オード27のカソード、前記電界効果トランジスタ2S
のゲートおよび補助GT0.24’のゲートIは一括し
てゲート端子GK接続されている。前記主GT 0.2
/のカソードとツエナーダイオード二の共通接続点2g
は補助ゲート端子Gkに接続されている。この補助ゲー
ト端子Gkと前記ゲート端子Gの間には、図示極性の直
流電源7およびスイッチtから成る直列回路と図示極性
の直流電源!およびスイッチ6から成る直列回路と全並
列接続して成るゲート制御用電源回路12が接続されて
いる。尚、図中には外部カソード端子、Aは外部アノー
ド端子を各々示す。上記の回路を補助G T O2II
と同一ウエノ\上に設けると第5図に示す如く構成され
る。第5図において第4喝と同一部分は同一符号を持っ
て示し、その説明は省略する。補助GT0.2亭はPI
 NI Pt Ns層から成シ、この22層の中央部の
表面には補助GTOのゲート電極4?/が設けられてい
る。このゲート電極、1/の同心円上のN3層表面には
補助GTOのカソード電極32が設けられている。主G
TO2/は前記補助GT0.24iと同一ウニノル上に
設けられたP、υ1PtN2層から成る。前記補助GT
0.21のゲート電極、7/に対して同心円上のP!層
表面に1d主GTOのゲート電極3Ja、3Jbが図示
の如く設けられている。
Main GT 0.7. Between the cathode and gate of /, there is a Zener diode (n) and a diode (?) for overvoltage protection with the polarity shown. , I are connected in series. 21I is an auxiliary GT whose anode is connected to the anode of the main GT 0.2/
It is O. The cathode of this auxiliary GT0.24' is connected to the drain of a switching control element, for example a field effect transistor j. This field effect transistor j uses a MO19FEIT with low power consumption, for example, and its source is connected to the gate of the main GT0.2/. A Zener diode with the polarity shown is connected between the drain and source of the field effect transistor 2 to protect the field effect transistor 2. The anode of the diode 27 is connected to the gate of the main GT02/. The cathode of this diode 27, the field effect transistor 2S
and the gate I of the auxiliary GT0.24' are collectively connected to the gate terminal GK. Main GT 0.2
Common connection point 2g between the cathode of / and Zener diode 2
is connected to the auxiliary gate terminal Gk. Between this auxiliary gate terminal Gk and the gate terminal G, there is a series circuit consisting of a DC power supply 7 with the polarity shown and a switch t, and a DC power supply with the polarity shown! A gate control power supply circuit 12 which is connected in parallel with a series circuit including the switch 6 and the switch 6 is connected thereto. In addition, in the figure, the external cathode terminal and A indicate the external anode terminal, respectively. The above circuit is auxiliary G T O2 II
When it is provided on the same Ueno\, it will be constructed as shown in Fig. 5. In FIG. 5, the same parts as in the fourth part are indicated by the same reference numerals, and the explanation thereof will be omitted. Auxiliary GT0.2 is PI
The gate electrode 4 of the auxiliary GTO is formed on the central surface of the 22 layers. / is provided. A cathode electrode 32 of the auxiliary GTO is provided on the surface of the N3 layer on the 1/ concentric circle of this gate electrode. Lord G
TO2/ consists of a P, υ1PtN2 layer provided on the same unit as the auxiliary GT0.24i. Said auxiliary GT
P! on a concentric circle with respect to the gate electrode of 0.21, 7/! Gate electrodes 3Ja and 3Jb of the 1d main GTO are provided on the layer surface as shown in the figure.

前記補助G T O2tIのゲート電極、?/に対して
同心円上のN、層表面には主GTOのカソード電極、?
りが設けられている。前記N2層“およびN3層Iは幅
狭の短冊形状に形成されるものとする。尚第4図に示す
ツェナーダイオードu、nお工びダイオードのは第5図
で1は図示省略している。ま念、ゲート端子Gと補助ゲ
ート端子Gkの間にはゲート制御用電源回路12が接続
される(図示省略)ものとする0 次に上記のように構成された回路の動作を述べる。主G
 T O2/のアノード側が正電位であるとき、この主
GTOj/’iターンオンさせるには、まずゲート制御
用電源回路/2のスイッチrをオフ、スイッチ6をオン
させる。すると直流電源jからスイッチ6を介して電界
効果トランジスタjにオンゲート電圧が印加されるとと
もに補助G T O、y、4cにオンゲート電流が流れ
るので、前記電界効果トランジスタJおよび補助GT0
.211.’jターンオンする。
The gate electrode of the auxiliary G T O2tI, ? N on a concentric circle with respect to /, the cathode electrode of the main GTO on the layer surface, ?
There are restrictions. It is assumed that the N2 layer and the N3 layer I are formed in a narrow rectangular shape.The Zener diodes u and n shown in FIG. 4 are shown in FIG. 5, and 1 is omitted from the illustration. Please note that a gate control power supply circuit 12 (not shown) is connected between the gate terminal G and the auxiliary gate terminal Gk.Next, the operation of the circuit configured as described above will be described. G
When the anode side of T O2/ is at a positive potential, in order to turn on this main GTOj/'i, first turn off the switch r of the gate control power supply circuit/2 and turn on the switch 6. Then, an on-gate voltage is applied from the DC power supply j to the field effect transistor j via the switch 6, and an on-gate current flows to the auxiliary GT O, y, 4c, so that the field effect transistor J and the auxiliary GT0
.. 211. 'j turn on.

これによって補助G T 0.24を通して流れる主電
流が電界効果トランジスタJのドレイン、ンースを介し
て主G T’ 02/のゲートに供給される。このとき
電界効果トランジスタjで発生する電圧降下分が主G 
T 0.2/に印加され、ゲート電流は増幅されて主G
 T O2/のゲートに流れる。これによって主G T
 0.2/がターンオンする。このように主GTO2/
がターンオンすると前記電界効果トランジスタjおよび
補助GTO;算にオンゲート電流が流れていても主電流
は補助G T 0.2Qおよび電界効果トランジスタj
には流れず主GTOコ/に流れる(主GT0.27のア
ノード、カソード間電圧が低いため)。
As a result, the main current flowing through the auxiliary G T 0.24 is supplied to the gate of the main G T' 02/ via the drain and source of the field effect transistor J. At this time, the voltage drop that occurs in the field effect transistor j is the main G
T 0.2/, the gate current is amplified and the main G
Flows to the gate of T O2/. By this, the main GT
0.2/ turns on. In this way the main GTO2/
When turned on, the field effect transistor j and the auxiliary GTO;
It does not flow to the main GTO (because the voltage between the anode and cathode of the main GT 0.27 is low).

この為補助G T Oj、41および電界効果トランジ
スターSの電離容量は小さくて済む。まt、電界効果ト
ランジスタ23の耐圧?は10〜50Viliの低+4
もので良い。
Therefore, the ionization capacity of the auxiliary G T Oj, 41 and the field effect transistor S can be small. Also, what is the withstand voltage of the field effect transistor 23? is 10-50 Vili low +4
Anything is fine.

次に主G T 04/をターンオフさせるに社、まずス
イッチ6をオフして補助G T 0.241および’F
lf 、W効果トランジスタ2夕へのオンゲート電流供
給を停止させる。この時主電流は主G T 0.2/の
アノード、カソード間に流れているので、補助GTO2
1fiはターンオフする。次にスイッチr−fオンして
直流電源7の出力電圧を主G T 0.7!/のカソー
ドに逆バイアス電圧として印加すれば、主GTo2/!
tターンオフする。このとき直流電源7の出力電圧はツ
ェナーダイオードUのアノード、カソードを介して低い
値ではあるが補助G T 0.7.4’のカソードに逆
バイアス電圧として印加される。この為補助GTO2ダ
のターンオフをより確実−にするものである。
Next, to turn off the main GT 04/, first turn off switch 6 and turn off the auxiliary GT 0.241 and 'F.
lf, the on-gate current supply to the W effect transistor 2 is stopped. At this time, the main current flows between the anode and cathode of the main GT0.2/, so the auxiliary GTO2
1fi turns off. Next, switch r-f is turned on and the output voltage of the DC power supply 7 is set to the main G T 0.7! If a reverse bias voltage is applied to the cathode of /, the main GTo2/!
Turn off. At this time, the output voltage of the DC power supply 7 is applied as a reverse bias voltage to the cathode of the auxiliary G T 0.7.4', albeit at a low value, via the anode and cathode of the Zener diode U. This makes the turn-off of the auxiliary GTO 2 more reliable.

次にPWM制御の如くオン、オフ制御を頻繁に高速度で
行なう場合、例えば補助Ck T 0.211および電
界効果トランジスターjにオンゲート電流i流を供給し
た直後(主GT0.27が未だターンオンしていない時
)にオフゲート電流を供給する場合について説明する。
Next, when on/off control is frequently performed at high speeds such as PWM control, for example, immediately after supplying the on-gate current i to the auxiliary Ck T 0.211 and the field effect transistor j (while the main GT 0.27 is still turned on). A case will be explained in which an off-gate current is supplied when the off-gate current is not present).

いまスイッチ、6をオフ、スイッチIr全オンしtとき
の過渡期において、電界効果トランジスタjldオフ、
補助GT0.21dオンしている。
Now switch 6 is turned off, switch Ir is fully turned on, and in the transition period when t, field effect transistor jld is turned off,
Auxiliary GT0.21d is on.

この為補助G T 0.21Iの電流は補助G T O
!4’のゲート→ゲート端子G→スイッチJ’ −+ 
画法電源7→外部カソード端子にへと漆れる。これによ
って補助G T 0.7.IIのカソード接合が逆バイ
アスされるので、補助G T O:ZQはターンオフへ
移行する。この時主G T 0.2/のカソードにも直
流電源7の出力電圧が逆バイアス電圧として印加される
ので、主GTO2/もターンオフする。
Therefore, the current of auxiliary G T 0.21I is auxiliary G T O
! 4' gate → gate terminal G → switch J' -+
Painting method power supply 7 → lacquered to external cathode terminal. This results in an auxiliary GT of 0.7. Since the cathode junction of II is reverse biased, the auxiliary G T O:ZQ transitions to turn-off. At this time, the output voltage of the DC power supply 7 is also applied to the cathode of the main GTO 0.2/ as a reverse bias voltage, so the main GTO 2/ is also turned off.

尚、前記スイッチング制御素子は電界効果トランジスタ
に限らず自己消弧形の他のスイッチング素子を用いても
良い。
Note that the switching control element is not limited to the field effect transistor, and other self-extinguishing switching elements may be used.

(発明の効果) 以上のように本発明によれば、主GTOのゲートと補助
GTOのカソードとの間にスイッチング制御素子を介挿
し、該スイッチング制御素子の制御端子を補助GTOの
ゲートに共通接続し念ので、主GTOおよび補助GTO
i確実にオン、オフ制御できる。また、PWM制御の如
くオン、オフ制御を頻繁に行なっても補助GTOを確実
に逆バイアスできるのでターンオフ失敗は発生しない。
(Effects of the Invention) As described above, according to the present invention, a switching control element is inserted between the gate of the main GTO and the cathode of the auxiliary GTO, and the control terminals of the switching control element are commonly connected to the gates of the auxiliary GTO. Just in case, the main GTO and auxiliary GTO
iReliable on/off control. Further, even if on/off control is frequently performed as in PWM control, the auxiliary GTO can be reliably reverse biased, so turn-off failure will not occur.

この為補助GTOおよびスイッチング制御素子の容量を
小さくすることができ回路全体の価格を低廉化できる。
Therefore, the capacitance of the auxiliary GTO and the switching control element can be reduced, and the cost of the entire circuit can be reduced.

さらに制御電源の電圧がスイッチング制御素子に印加さ
れる時間は短かいので、スイッチング制御素子の耐圧を
低くすることができ、これによってコストを低くするこ
とができる等の効果か得られる。
Furthermore, since the time during which the voltage of the control power source is applied to the switching control element is short, the withstand voltage of the switching control element can be lowered, and thereby advantages such as lower costs can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図は各々従来の制御装置を示す回路図、第
4図および@6図は本発明の一実施例を示し、第4図は
回路図、第5図は主GTOと補助GTO’4同一ウエバ
上に形成した鶏舎の一部断面図である。 t、7・・・直流電源、4.r・・・スイッチ、/2・
・・ゲート制御用電源回路、りか・・主GTO%u、、
2ト・・ツェナー ダイオード、2J、27・・・ダイ
オード1.評・・・補助GTO,Jj・・・電界効果ト
ランジスタ1、?/・・・補助GTOのゲート電極1,
72・・・補助GTOのカソード電極1.13a、j3
b・・・主GTOのゲート電極、捧・・・主GTOのカ
ソード電極。
Figures 1 to 3 are circuit diagrams showing conventional control devices, Figures 4 and 6 show an embodiment of the present invention, Figure 4 is a circuit diagram, and Figure 5 is a main GTO and an auxiliary GTO. It is a partial sectional view of a chicken house formed on the same web as GTO'4. t, 7... DC power supply, 4. r...Switch, /2.
・・Gate control power supply circuit, Rika・・Main GTO%u,,
2T... Zener diode, 2J, 27... Diode 1. Comment...Auxiliary GTO, Jj...Field effect transistor 1,? /...Gate electrode 1 of auxiliary GTO,
72...Auxiliary GTO cathode electrode 1.13a, j3
b...Gate electrode of the main GTO, Dedicated...Cathode electrode of the main GTO.

Claims (1)

【特許請求の範囲】[Claims] PI NI P、 N3層から成る補助GTOと、この
補助GTOと同一ウェハ上に設けられ巨つpt Nl 
p’aN、層から成る主GTOと、前記ウェハの中央部
の前記P2層表面に設けられ且つ制御電源からのオンゲ
ート電流が供給される補助GTOのゲート電極と、この
電極に対して同心円上であるとともに前記N3層表面に
設けられた補助GTOのカソード電極と、前記補助GT
Oのゲート電極に対して同心円上であるとともに前記N
3層から所定彫喘隔て念外周の前記P2層表面に設けら
れt主GToのゲート′f11極と、前記補助GTQの
ゲート電極に対して同心円上であるとともに、前記N2
層表面に設けられ且つ制御電源からのオフゲート電流が
供給される主GTOのカソード電極と、アノードを前記
上GTOのゲート′を極に接続するとともにカソードを
前記補助GTOのゲート電極に接続しtダイオードとを
備えた増幅ゲート構造のGToにおいて、前記補助GT
Oのカソード電極と前記上GTOのゲート電極との間に
、制御端子が前記補助GTOのゲート電極に共通接続さ
れるスイッチング制御素子を介挿し念ことを特徴とする
ゲートターンオフサイリスタの制御回路。
An auxiliary GTO consisting of PI NI P, N3 layer and a large pt Nl layer provided on the same wafer as this auxiliary GTO.
p'aN, a main GTO consisting of a layer, a gate electrode of an auxiliary GTO provided on the surface of the P2 layer in the center of the wafer and supplied with an on-gate current from a control power supply, and a gate electrode concentrically with respect to this electrode. and a cathode electrode of an auxiliary GTO provided on the surface of the N3 layer;
It is concentric with the gate electrode of O and the gate electrode of N
The N2 layer is provided on the surface of the P2 layer on the outer periphery at a predetermined distance from the third layer, and is concentric with the gate 'f11 pole of the t main GTo and the gate electrode of the auxiliary GTQ, and the N2
A cathode electrode of the main GTO provided on the surface of the layer and supplied with an off-gate current from a control power supply, an anode connected to the gate ' of the upper GTO and a cathode connected to the gate electrode of the auxiliary GTO, and a t diode. In the GTo having an amplification gate structure, the auxiliary GT
A control circuit for a gate turn-off thyristor, characterized in that a switching control element whose control terminal is commonly connected to the gate electrode of the auxiliary GTO is inserted between the cathode electrode of the auxiliary GTO and the gate electrode of the upper GTO.
JP59068656A 1984-04-06 1984-04-06 Gate turn-off thyristor control circuit Expired - Lifetime JPH0620126B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59068656A JPH0620126B2 (en) 1984-04-06 1984-04-06 Gate turn-off thyristor control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59068656A JPH0620126B2 (en) 1984-04-06 1984-04-06 Gate turn-off thyristor control circuit

Publications (2)

Publication Number Publication Date
JPS60211981A true JPS60211981A (en) 1985-10-24
JPH0620126B2 JPH0620126B2 (en) 1994-03-16

Family

ID=13379959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59068656A Expired - Lifetime JPH0620126B2 (en) 1984-04-06 1984-04-06 Gate turn-off thyristor control circuit

Country Status (1)

Country Link
JP (1) JPH0620126B2 (en)

Also Published As

Publication number Publication date
JPH0620126B2 (en) 1994-03-16

Similar Documents

Publication Publication Date Title
US4547686A (en) Hybrid power semiconductor switch
JPH0275222A (en) Control circuit for clamp voltage
US12301104B2 (en) ORing FET control circuit and method
JPS61264749A (en) Dynamic protective integrator
JPS6145896B2 (en)
JPS5959092A (en) Bidirectional drive for electrical loads
JP3687451B2 (en) Load drive device
JPS63272221A (en) Temporary current recirculating circuit through power switching transistor driving inductive load
JPS6155810B2 (en)
JPS61277227A (en) High voltage insulation circuit
TWI867979B (en) Upper arm drive circuit
JPS6149626A (en) No-break power voltage converter
JPS6053488B2 (en) Gate circuit of gate turn-off thyristor
JPH0620126B2 (en) Gate turn-off thyristor control circuit
JP2970054B2 (en) DC-DC converter
CN121079889A (en) Upper arm driving circuit
JPS6342748Y2 (en)
JPH0317471Y2 (en)
JPH0547463Y2 (en)
JPH0446524A (en) Load driving circuit
JPH04183220A (en) Protective circuit
JPH0342811B2 (en)
JPH0248809A (en) Power amplifier
JPH05240433A (en) Load control circuit for water heater
JPH04326108A (en) Semiconductor device for electric power