JPS6021534A - 回路実装構造 - Google Patents
回路実装構造Info
- Publication number
- JPS6021534A JPS6021534A JP58128959A JP12895983A JPS6021534A JP S6021534 A JPS6021534 A JP S6021534A JP 58128959 A JP58128959 A JP 58128959A JP 12895983 A JP12895983 A JP 12895983A JP S6021534 A JPS6021534 A JP S6021534A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- chip
- thickness
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Electric Clocks (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は腕時計用回路ブロックの実装構造に関する。
一般に、腕時計においては、集積回路素子ｃ以下ヱＣチ
ップと呼ぶ）の回路基板への実装方法として、ワイヤー
ボンディング方式、及びテープキャリア方式、フェース
ダウンボンディング方式が用いられている。中でも特に
薄型・小型化指向の強Ｌｎアナログ時計においてはテー
プキャリア方式あるいはフェースダウンボンディング方
式が主流となっている。これらの方式の実装スペースは
、たとえばＩＣチップの大きさを一辺ａｓａａｂ厚み０
．３ ｗとした場合、テープキャリア方式の場合には、
厚み方向では基板導体パターン表面からＩＣチップ裏面
まで約４２０μ、平面方向では３．２×３．２ｍ”必要
としている。またフェースダウンボンディング方式の場
合には、厚み方向で約４００力、平面方向では３×３−
必要としているのが現状である。
ップと呼ぶ）の回路基板への実装方法として、ワイヤー
ボンディング方式、及びテープキャリア方式、フェース
ダウンボンディング方式が用いられている。中でも特に
薄型・小型化指向の強Ｌｎアナログ時計においてはテー
プキャリア方式あるいはフェースダウンボンディング方
式が主流となっている。これらの方式の実装スペースは
、たとえばＩＣチップの大きさを一辺ａｓａａｂ厚み０
．３ ｗとした場合、テープキャリア方式の場合には、
厚み方向では基板導体パターン表面からＩＣチップ裏面
まで約４２０μ、平面方向では３．２×３．２ｍ”必要
としている。またフェースダウンボンディング方式の場
合には、厚み方向で約４００力、平面方向では３×３−
必要としているのが現状である。
一方、近年腕時計の薄型・小型化のニーズは増２−
々高ま〕、前記の現状の実装スペースでは十分にその要
求を満足できない水準に達してきている。
求を満足できない水準に達してきている。
しかるに、テープキャリア方式においては、エツジショ
ート防止の点からフィンガーリードのＩＣチップ方向へ
の曲げ成形が約１００μ程度必要なこと、及び腕時計設
計上の点から基板の銅箔側にＩＣチップを配置しなけれ
ばならない場合が多いことなどから、辷れ以上の薄型化
は困難である。
ート防止の点からフィンガーリードのＩＣチップ方向へ
の曲げ成形が約１００μ程度必要なこと、及び腕時計設
計上の点から基板の銅箔側にＩＣチップを配置しなけれ
ばならない場合が多いことなどから、辷れ以上の薄型化
は困難である。
またフェースダウンボンディング方式においても、基板
とＩＣチップとの熱膨張係数差に基づく熱応力に対する
接合部信頼性の点から、接合後の半田量サスなわちＩＣ
チップ表面と基板導体パターン表面との間隙は大である
ほど望ましく、一般に図２に示すように、Ｈは１００μ
以上必要であるといわれてお）、さらに極端にその接合
厚みを減少させることは困難とされている。
とＩＣチップとの熱膨張係数差に基づく熱応力に対する
接合部信頼性の点から、接合後の半田量サスなわちＩＣ
チップ表面と基板導体パターン表面との間隙は大である
ほど望ましく、一般に図２に示すように、Ｈは１００μ
以上必要であるといわれてお）、さらに極端にその接合
厚みを減少させることは困難とされている。
本発明はかかる欠点を除去したもので、その目的は、腕
時計の回路ブロックとして必要な信頼性水準を保ちつつ
、ＩＣ表面と基板導体パターン表面との間隙を従来の約
１／６の１５μ程度とし、約匍３− μの薄型化を可能とする改良型のフェースダウンボンデ
ィング方式を提供することである。
時計の回路ブロックとして必要な信頼性水準を保ちつつ
、ＩＣ表面と基板導体パターン表面との間隙を従来の約
１／６の１５μ程度とし、約匍３− μの薄型化を可能とする改良型のフェースダウンボンデ
ィング方式を提供することである。
以下実施例に基づいて１本発明の詳細な説明する。本発
明では内部に約１５μ厚のニッケル芯を持つ半田バンプ
を有する一辺２〜４間のＩＣチップを用い、基板として
け銅箔付フレキシブル回路基板を用いる。そしてＩＣチ
ップと基板リードとを位置合わせ後、加熱接合させる。
明では内部に約１５μ厚のニッケル芯を持つ半田バンプ
を有する一辺２〜４間のＩＣチップを用い、基板として
け銅箔付フレキシブル回路基板を用いる。そしてＩＣチ
ップと基板リードとを位置合わせ後、加熱接合させる。
この加熱の際に、ＩＣチップを裏面より加圧することに
より、強制的に半田バンプ内のニッケル芯表面と基板リ
ード表面とを接触させるような状態にて接合を行なわせ
る。これにより工Ｃチップと基板の間隙を常に一定に保
つことができる。またバンプの半田量として厚み約４０
μとすることにより図１に示すように、接合後の状態と
して、半田が基板リードの側面まで完全に包み込む状態
となり、かつ半田の流出によるエツジショートが発生し
ない接合状態とすることができる。
より、強制的に半田バンプ内のニッケル芯表面と基板リ
ード表面とを接触させるような状態にて接合を行なわせ
る。これにより工Ｃチップと基板の間隙を常に一定に保
つことができる。またバンプの半田量として厚み約４０
μとすることにより図１に示すように、接合後の状態と
して、半田が基板リードの側面まで完全に包み込む状態
となり、かつ半田の流出によるエツジショートが発生し
ない接合状態とすることができる。
以上のような実装構造とすることにより、図１に示すＩ
Ｃチップ表面と基板導体表面との間隙Ｈ４− を約１５μと極めて小さくできるとともに、腕時計とし
て十分な水準の接合信頼性を確保することができる。そ
れは次の理由による。
Ｃチップ表面と基板導体表面との間隙Ｈ４− を約１５μと極めて小さくできるとともに、腕時計とし
て十分な水準の接合信頼性を確保することができる。そ
れは次の理由による。
第１に、基板としてフレキシブル基板を用いるため基板
とＸＣチップとの熱膨張係数の差による半田接合部への
熱応力が、リジッド基板の場合よシも小さいため。
とＸＣチップとの熱膨張係数の差による半田接合部への
熱応力が、リジッド基板の場合よシも小さいため。
第２に、アナログ式電子時計用のＩＣチップは通常−辺
３ｗＪ程度と小さいことから前述の熱応力の程度が比較
的小さいため。
３ｗＪ程度と小さいことから前述の熱応力の程度が比較
的小さいため。
第３に、基板とＩＣチップの接合部において、基板導体
バタン側面にまで十分に半田をまわり込ませることによ
ｐ１筒状の半田が、ニッケル芯と導体パターンとで形成
された径を包み込む状態にて接合する構造となるため、
ニッケル芯の１５μに基板導体厚み分の３５μが加算さ
れて、接合後の半田バルブ高さは約５０μのものと等価
となカ、前述の熱応力が、極端には大きくならないため
。
バタン側面にまで十分に半田をまわり込ませることによ
ｐ１筒状の半田が、ニッケル芯と導体パターンとで形成
された径を包み込む状態にて接合する構造となるため、
ニッケル芯の１５μに基板導体厚み分の３５μが加算さ
れて、接合後の半田バルブ高さは約５０μのものと等価
となカ、前述の熱応力が、極端には大きくならないため
。
第４に、腕時計においては、使用するＩＣチップはｔｌ
とんどの場合１個のみであることから、コ５− ンヒューター等の多チップの場合に比較シて、ＩＣチッ
プ】個あたシに要求される信頼性は比較的高くないため
。
とんどの場合１個のみであることから、コ５− ンヒューター等の多チップの場合に比較シて、ＩＣチッ
プ】個あたシに要求される信頼性は比較的高くないため
。
以上のような要因の複合の結果、１０年以上の保証ので
きる信頼性水準をもった接合が、この構造により達成す
ることができる。
きる信頼性水準をもった接合が、この構造により達成す
ることができる。
具体的な実施例を以下に示す。
ＩＣとしては、
チップ寸法 ２＊３ ｍ Ｘ ３．Ｏｒｕチップ厚 ３
００μ バンプ構造 ニッケル芯 厚み１５μ その上に半１）厚み４０μ バンプ寸法 口１８０μ 厚み５５μ 半田組成 １０ ％ Ｂｎ ９０ ％ Ｐｂ基板として
は 基材 ポリイミドテープ（厚み１２５μ）導体 ３５μ
厚銀箔 表面 金メッキ 接合部リード寸法 φ１１０μ ６一 モールド剤としては 軟質エポキシ樹脂 接合後の状態としては ＩＣチップ表面と基板導体表面との 間隙 Ｈ１５μ 接合部バンブ外寸法 約φ２３０μ なお、基板材質としては他にガフェボテープ。
００μ バンプ構造 ニッケル芯 厚み１５μ その上に半１）厚み４０μ バンプ寸法 口１８０μ 厚み５５μ 半田組成 １０ ％ Ｂｎ ９０ ％ Ｐｂ基板として
は 基材 ポリイミドテープ（厚み１２５μ）導体 ３５μ
厚銀箔 表面 金メッキ 接合部リード寸法 φ１１０μ ６一 モールド剤としては 軟質エポキシ樹脂 接合後の状態としては ＩＣチップ表面と基板導体表面との 間隙 Ｈ１５μ 接合部バンブ外寸法 約φ２３０μ なお、基板材質としては他にガフェボテープ。
及びＢＴレジンテープ、ポリエステルテープ等でも差し
つかえない。またバンブ芯としては銅でもよい、ｉた半
田組成に関しては５ ％ ８ｓ９ａ％Ｐｂあるいは６０
％ Ｓｎ ４０ ｔｉｔ Ｆ６など他の組成のもので
もよい、以上のように、本発明は腕時計として十分な信
頼性を保ちつつ、従来に比較して約９０μの実装スペー
ス薄型化を可能にできること、さらに接合時に強制的に
圧力を加え、半田バンブを大きく変形させることにより
、表面の酸化膜を破壊できる゛ことから、フラックスを
使用することなく十分な強度の半田接合が可能であるこ
となど秀れた効果を有するものである。
つかえない。またバンブ芯としては銅でもよい、ｉた半
田組成に関しては５ ％ ８ｓ９ａ％Ｐｂあるいは６０
％ Ｓｎ ４０ ｔｉｔ Ｆ６など他の組成のもので
もよい、以上のように、本発明は腕時計として十分な信
頼性を保ちつつ、従来に比較して約９０μの実装スペー
ス薄型化を可能にできること、さらに接合時に強制的に
圧力を加え、半田バンブを大きく変形させることにより
、表面の酸化膜を破壊できる゛ことから、フラックスを
使用することなく十分な強度の半田接合が可能であるこ
となど秀れた効果を有するものである。
７−
第１図は本発明による腕時計用回路ＩＣチップ実装構造
図、ｆα）は平面図、【ｂ）は断面図。 第２図は従来の腕時計用回路ＩＣチップ実装構造図、ｔ
α１は平面図、１Ｍ＋は断面図。 １・・工Ｃチップ ２・・バンブ金属芯 ３・Φ本発明におけるバンブ半田部 ４・参回路基板銅箔パターン ５ｅ＠フレキシブル回路基板 ３−＠・従来の方法のバンプ半田部 ５′・・回路基板 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士最 上 務 ８− （α） 才２目
図、ｆα）は平面図、【ｂ）は断面図。 第２図は従来の腕時計用回路ＩＣチップ実装構造図、ｔ
α１は平面図、１Ｍ＋は断面図。 １・・工Ｃチップ ２・・バンブ金属芯 ３・Φ本発明におけるバンブ半田部 ４・参回路基板銅箔パターン ５ｅ＠フレキシブル回路基板 ３−＠・従来の方法のバンプ半田部 ５′・・回路基板 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士最 上 務 ８− （α） 才２目
Claims (2)
- （１） 回路ブロックにおいて、基板上して銅箔付きフ
レキシブル回路基板を用い、それに半田バンプを有する
集積回路素子をフェースダウンボンディングし、基板導
体パターン表面と集積回路素子表面との間隙■を１０〜
２０μに保ったことを特徴とする回路実装構造。 - （２）接合部の構造として、半田バンブ内に設けた厚み
１０〜２０μのニッケルあるいは銅の金属芯と、回路基
板の厚み１８〜３５μの銅箔パターンとが接し、かつ、
その金属芯及び導体パターンの外周部側面を、半田か筒
状に包み込む形状にて接合されている特許請求の範囲第
１項記載の回路実装構造。 −】−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128959A JPS6021534A (ja) | 1983-07-15 | 1983-07-15 | 回路実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128959A JPS6021534A (ja) | 1983-07-15 | 1983-07-15 | 回路実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021534A true JPS6021534A (ja) | 1985-02-02 |
Family
ID=14997639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128959A Pending JPS6021534A (ja) | 1983-07-15 | 1983-07-15 | 回路実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0489045A (ja) * | 1990-07-30 | 1992-03-23 | Agency Of Ind Science & Technol | 身体内挿入医療器具の殺菌洗浄方法 |
| JPH0766242A (ja) * | 1993-08-20 | 1995-03-10 | Internatl Business Mach Corp <Ibm> | 電子素子アセンブリおよび再加工方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023977A (ja) * | 1973-07-04 | 1975-03-14 | ||
| JPS5660025A (en) * | 1979-10-19 | 1981-05-23 | Sharp Corp | Bonding method for semiconductor element |
-
1983
- 1983-07-15 JP JP58128959A patent/JPS6021534A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023977A (ja) * | 1973-07-04 | 1975-03-14 | ||
| JPS5660025A (en) * | 1979-10-19 | 1981-05-23 | Sharp Corp | Bonding method for semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0489045A (ja) * | 1990-07-30 | 1992-03-23 | Agency Of Ind Science & Technol | 身体内挿入医療器具の殺菌洗浄方法 |
| JPH0766242A (ja) * | 1993-08-20 | 1995-03-10 | Internatl Business Mach Corp <Ibm> | 電子素子アセンブリおよび再加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860648B2 (ja) | Ｂｇａ半導体パッケージのソルダボールランドメタル構造 | |
| JPS58101493A (ja) | 基板 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH0432541B2 (ja) | ||
| JPS59139636A (ja) | ボンデイング方法 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JPH03125440A (ja) | 電子部品 | |
| TWI279887B (en) | Manufacturing method of flip chip electronic device | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2549277B2 (ja) | 半導体装置 | |
| JPH0239448A (ja) | フィルムキャリアテープ | |
| JP2000183111A (ja) | 半導体素子の実装方法 | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JPS60225438A (ja) | Ｉｃ実装構造 | |
| JPH0478175B2 (ja) | ||
| JPS57149741A (en) | Bonding method for semiconductor pellet | |
| JP2002093849A (ja) | 半導体装置の製造方法 | |
| JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム | |
| JPH0547848A (ja) | 半導体装置 | |
| JPS60126856A (ja) | 半導体装置の組立方法 |