JPH0547848A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0547848A JPH0547848A JP3200721A JP20072191A JPH0547848A JP H0547848 A JPH0547848 A JP H0547848A JP 3200721 A JP3200721 A JP 3200721A JP 20072191 A JP20072191 A JP 20072191A JP H0547848 A JPH0547848 A JP H0547848A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- tape
- bumps
- mounting
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 細密ピッチのＩＣチップを実装するためのフ
レキシブル基板。 【構成】 中間に導体２を持つポリイミドの両面に穴を
開け、導体２を電極としてメッキによりバンプ３を形成
したポリイミドテープを細密ピッチＩＣ５を実装するフ
レキシブル基板に用いる。
レキシブル基板。 【構成】 中間に導体２を持つポリイミドの両面に穴を
開け、導体２を電極としてメッキによりバンプ３を形成
したポリイミドテープを細密ピッチＩＣ５を実装するフ
レキシブル基板に用いる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣチップを実装する半
導体装置に係わる。
導体装置に係わる。
【０００２】
【従来の技術】従来のＩＣチップ実装に用いられるフレ
キシブル基板としては、ポリイミド上の接着層に銅箔を
張り合わせた、通常３−Ｌａｙｅｒと呼ばれるテープの
銅箔にエッチングによりパターニングしたもの、あるい
は、図３に示すようにＴＡＢ実装で用いられるポリイミ
ドをＩＣ外形寸法よりやや大きめにオーバーハングさせ
て、インナーリード７をエッチングにより形成したも
の、あるいは図４のようにインナーリード７に突起部１
０をエッチングにより形成したもの、あるいは通常２−
Ｌａｙｅｒと呼ばれる３−Ｌａｙｅｒテープにおいて接
着層がなく直接銅箔とポリイミドが接合されたテープを
用い前述３−Ｌａｙｅｒと同様にパターニング形成され
たものが使われていた。
キシブル基板としては、ポリイミド上の接着層に銅箔を
張り合わせた、通常３−Ｌａｙｅｒと呼ばれるテープの
銅箔にエッチングによりパターニングしたもの、あるい
は、図３に示すようにＴＡＢ実装で用いられるポリイミ
ドをＩＣ外形寸法よりやや大きめにオーバーハングさせ
て、インナーリード７をエッチングにより形成したも
の、あるいは図４のようにインナーリード７に突起部１
０をエッチングにより形成したもの、あるいは通常２−
Ｌａｙｅｒと呼ばれる３−Ｌａｙｅｒテープにおいて接
着層がなく直接銅箔とポリイミドが接合されたテープを
用い前述３−Ｌａｙｅｒと同様にパターニング形成され
たものが使われていた。
【０００３】
【発明が解決しようとする課題】従来のようにＩＣチッ
プを実装するフレキシブル基板は、銅箔をエッチングし
てＩＣ実装用インナーリードを形成するためＩＣのパッ
ドが細密化されるにしたがい同然インナーリードも細密
化しなければならない。これにより、リード強度は弱く
なり、またポリイミドとの密着面積も少なくなるため密
着力も不足し、実装時リードが切れたりあるいはリード
がはがれるといった初期不良が生じた、さらに温度サイ
クルや通電耐湿と言った信頼性試験においても同様の問
題が生じている。
プを実装するフレキシブル基板は、銅箔をエッチングし
てＩＣ実装用インナーリードを形成するためＩＣのパッ
ドが細密化されるにしたがい同然インナーリードも細密
化しなければならない。これにより、リード強度は弱く
なり、またポリイミドとの密着面積も少なくなるため密
着力も不足し、実装時リードが切れたりあるいはリード
がはがれるといった初期不良が生じた、さらに温度サイ
クルや通電耐湿と言った信頼性試験においても同様の問
題が生じている。
【０００４】
【課題を解決するための手段】前述の課題に対して、本
発明は、最近テープメーカーより細密プロービング用に
開発されたものである。導体を中間層に持つポリイミド
テープを、エッチングあるいはレーザー加工によりポリ
イミドの上下に穴をあけ、この穴にポリイミド内部に形
成された導体パターンをメッキ電極として、ポリイミド
表面より数十ミクロン凸状になるようにバンプを形成し
た両面バンプ付きポリイミドテープをＩＣチップの実装
用フレキシブル基板に使用することで、前述課題を解決
するものである。
発明は、最近テープメーカーより細密プロービング用に
開発されたものである。導体を中間層に持つポリイミド
テープを、エッチングあるいはレーザー加工によりポリ
イミドの上下に穴をあけ、この穴にポリイミド内部に形
成された導体パターンをメッキ電極として、ポリイミド
表面より数十ミクロン凸状になるようにバンプを形成し
た両面バンプ付きポリイミドテープをＩＣチップの実装
用フレキシブル基板に使用することで、前述課題を解決
するものである。
【０００５】
【実施例】図１は本発明の一実施例を示すものである。
【０００６】図１において、１のポリイミドのベースフ
ィルム内に形成された導体パターン２を電極とし、レー
ザーあるいはエッチング加工により５０μｍの穴をあけ
そこにニッケルメッキ上に約５〜６μｍの金メッキを
し、バンプ３を形成させた両面バンプテープをＩＣ実装
に応用した例である。バンプ３はポリイミド表面から約
１０μｍ出ている。バンプ３の表面を金メッキすること
で、ＩＣのＡｌパッドとの共晶合金を作り易くした。細
密ピッチＩＣ５（以下単にＩＣと呼ぶ）のアルミパッド
４とバンプ３を熱圧着により実装する際、ＩＣと反対側
にあるバンプをＩＣ側のバンプに相対する位置かあるい
は近傍に形成することで、ボンディング時直接ポリイミ
ドにボンディングツールがあたるのを防ぐようにした。
すなわちＩＣと反対側のバンプを通してボンディング時
の熱や圧力を伝達させた。このようにすることでボンデ
ィング時の熱や圧力によるダメージをほとんどなくすこ
とが可能となるのである。このように両面バンプ付きポ
リイミドテープを細密ピッチＩＣ実装に応用することで
リードはポリイミドで保護されて強度劣化することな
く、またバンプ３の表面に約５〜６μｍ金メッキをする
ことで、ＴＡＢのような金バンプ付きＩＣを使用せず
に、通常のアルミパッドのＩＣで接合することが可能と
なるためコストメリット及び汎用性が従来のＴＡＢに比
べ数段向上することになる。さらにバンプ３はＩＣの能
動面上にも形成が容易に出来るため、ＩＣの多ピン化に
必要なＩＣ能動面に形成されたアルミパッドに対しても
実装を容易に行なうことができる。
ィルム内に形成された導体パターン２を電極とし、レー
ザーあるいはエッチング加工により５０μｍの穴をあけ
そこにニッケルメッキ上に約５〜６μｍの金メッキを
し、バンプ３を形成させた両面バンプテープをＩＣ実装
に応用した例である。バンプ３はポリイミド表面から約
１０μｍ出ている。バンプ３の表面を金メッキすること
で、ＩＣのＡｌパッドとの共晶合金を作り易くした。細
密ピッチＩＣ５（以下単にＩＣと呼ぶ）のアルミパッド
４とバンプ３を熱圧着により実装する際、ＩＣと反対側
にあるバンプをＩＣ側のバンプに相対する位置かあるい
は近傍に形成することで、ボンディング時直接ポリイミ
ドにボンディングツールがあたるのを防ぐようにした。
すなわちＩＣと反対側のバンプを通してボンディング時
の熱や圧力を伝達させた。このようにすることでボンデ
ィング時の熱や圧力によるダメージをほとんどなくすこ
とが可能となるのである。このように両面バンプ付きポ
リイミドテープを細密ピッチＩＣ実装に応用することで
リードはポリイミドで保護されて強度劣化することな
く、またバンプ３の表面に約５〜６μｍ金メッキをする
ことで、ＴＡＢのような金バンプ付きＩＣを使用せず
に、通常のアルミパッドのＩＣで接合することが可能と
なるためコストメリット及び汎用性が従来のＴＡＢに比
べ数段向上することになる。さらにバンプ３はＩＣの能
動面上にも形成が容易に出来るため、ＩＣの多ピン化に
必要なＩＣ能動面に形成されたアルミパッドに対しても
実装を容易に行なうことができる。
【０００７】図２は、図１の１つの応用例であるが、Ｉ
Ｃ実装後の総厚を薄くするために、ＩＣの外形サイズよ
りやや大きめに、ハーフエッチングによりデバイスホー
ル６をあけたテープについて、図１と同様にニッケルメ
ッキ上に約５〜６μｍの金メッキを施したバンプ３を形
成したＩＣのデバイスホールを持つ両面バンプ付きテー
プをＩＣの実装に応用したものである。このようにハー
フエッチングすることで、ＩＣの実装後、ＩＣの周辺部
を液状モールドでモールドする時、このハーフエッチン
グがモールドの流れ止めにも作用するため、薄型でかつ
モールド形状の整った液状モールドパッケージを作るこ
とが出来るのである。
Ｃ実装後の総厚を薄くするために、ＩＣの外形サイズよ
りやや大きめに、ハーフエッチングによりデバイスホー
ル６をあけたテープについて、図１と同様にニッケルメ
ッキ上に約５〜６μｍの金メッキを施したバンプ３を形
成したＩＣのデバイスホールを持つ両面バンプ付きテー
プをＩＣの実装に応用したものである。このようにハー
フエッチングすることで、ＩＣの実装後、ＩＣの周辺部
を液状モールドでモールドする時、このハーフエッチン
グがモールドの流れ止めにも作用するため、薄型でかつ
モールド形状の整った液状モールドパッケージを作るこ
とが出来るのである。
【０００８】
【発明の効果】本発明によれば、現在ポリイミドの加工
は３０〜４０μｍピッチまで可能であり、今後のＩＣ細
密化には従来のポリイミドテープでは不可能な領域まで
可能となるのである。さらに両面にバンプを形成するこ
とが可能であり、このバンプを利用することでギャング
ボンディングのようにツール加熱によりボンディングす
る場合に、直接ポリイミドにツールが当たらないで済む
ため熱によるポリイミドへの変形も少なくなる。また、
このバンプを利用して、ポリイミドをＩＣ外形状に切断
し、接着剤を利用して、基板等へのフリップチップ実装
と同等の実装も可能となる。さらに、従来のようなポリ
イミドテープではＩＣの細密化によりインナーリード幅
が狭くなりリード強度が著しく劣化するが、本発明にお
けるバンプ付ポリイミドテープにおいては、リードがポ
リイミド内に形成されているため細密化に共うリード強
度の劣化も問題とならず、今後の細密多ピンＩＣ実装に
は必ず必要となる技術である。
は３０〜４０μｍピッチまで可能であり、今後のＩＣ細
密化には従来のポリイミドテープでは不可能な領域まで
可能となるのである。さらに両面にバンプを形成するこ
とが可能であり、このバンプを利用することでギャング
ボンディングのようにツール加熱によりボンディングす
る場合に、直接ポリイミドにツールが当たらないで済む
ため熱によるポリイミドへの変形も少なくなる。また、
このバンプを利用して、ポリイミドをＩＣ外形状に切断
し、接着剤を利用して、基板等へのフリップチップ実装
と同等の実装も可能となる。さらに、従来のようなポリ
イミドテープではＩＣの細密化によりインナーリード幅
が狭くなりリード強度が著しく劣化するが、本発明にお
けるバンプ付ポリイミドテープにおいては、リードがポ
リイミド内に形成されているため細密化に共うリード強
度の劣化も問題とならず、今後の細密多ピンＩＣ実装に
は必ず必要となる技術である。
【図１】 本発明の実施例図である。
【図２】 本発明の実施例図である。
【図３】 従来の断面図である。
【図４】 従来の断面図である。
１ ポリイミド ２ 中間層の導体パターン ３ メッキバンプ ４ 細密ピッチＩＣのアルミパッド ５ 細密ピッチＩＣチップ ６ ポリイミドのハーフエッチング部 ７ インナーリード ８ ポリイミド ９ ＩＣの金バンプ １０ インナーリードの突起部
Claims (3)
- 【請求項１】 導体パターンを中間層に持つポリイミド
テープで、当該導体パターンを挟むように当該ポリイミ
ドテープ両面に開けられた穴に当該導体パターンを電極
としメッキにより導体バンプを形成した両面バンプ付き
ポリイミドテープにおいて、前記両面バンプ付きポリイ
ミドテープをＩＣチップの実装用フレキシブル基板とし
て用いることを特徴とする半導体装置。 - 【請求項２】 ＩＣの外形寸法よりやや大きめにポリイ
ミドをハーフエッチングし、当該ハーフエッチング部に
請求項１記載と同じ両面導体バンプを形成したハーフエ
ッチング部を持つ両面バンプ付きポリイミドテープをＩ
Ｃチップの実装用フレキシブル基板としたことを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 導体バンプとして、ニッケルメッキ上に
金メッキにより形成することを特徴とする請求項１記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200721A JPH0547848A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200721A JPH0547848A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547848A true JPH0547848A (ja) | 1993-02-26 |
Family
ID=16429099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200721A Pending JPH0547848A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
| US7457648B2 (en) | 2003-02-10 | 2008-11-25 | Fujitsu Limited | Screw cap for electronic apparatus |
-
1991
- 1991-08-09 JP JP3200721A patent/JPH0547848A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
| US7457648B2 (en) | 2003-02-10 | 2008-11-25 | Fujitsu Limited | Screw cap for electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
| US6294824B1 (en) | Bonding support for leads-over-chip process | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08102466A (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JPH09260536A (ja) | 半導体集積回路装置 | |
| JP2007141970A (ja) | 半導体装置およびその製造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH05218127A (ja) | 半導体装置及びその製造方法 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH11191574A (ja) | 半導体装置 | |
| JPH0547848A (ja) | 半導体装置 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JPH0547847A (ja) | 半導体装置 | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JP3877648B2 (ja) | テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法 | |
| JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
| JP2001085475A (ja) | テープフィルム及び半導体パッケージ | |
| JPH0685003A (ja) | 半導体装置およびその製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 |