JPS6021564A - 電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、電極技術に関するもので、例えば異なる材
料からなる２種以上の電極を有する半導体装置における
電極形成に適用して有効な技術に関する。

〔背景技術〕

現在の半導体集積回路技術においては、ショットキ・バ
リヤ・ダイオードが使われることがあり、その−例どし
て、例えば１９８３年３月発行の日立ＩＣメモリデータ
ブック４１２頁に掲載されているような接合破壊形のＦ
ＲＯＭ（プログラマブル・リード・オンリ・メモリ）が
知られている。

ところで、接合破壊形ＦＲＯＭにおいては、背中合せに
接合された一対のＰＮ接合（ダイオード）でメモリセル
を構成し、これに逆方向の定電流を流すことによって逆
方向バイアスされた接合を破壊し、ｔ４方向の接合のみ
を残すことによって情報を書き込むようになっている。

この場合のＰＮ接合の破壊は電極に使用したアルミニウ
ムのような金属のシリコン基板への溶融によって生ずる
アロイピッｌｉｔよって行なわれる。

このようなアロイピットによる接合破壊を生じ易い電極
材料として一般にアルオニウムが使用されている。

一力、半導体基板上に形成されるショットキ・バリヤ串
ダイオードについては、バリヤ電極の材料としてプラチ
ナを用いるのが、順方向電流−電圧特性（Ｉ、−Ｖ、特
性）を安定化させる上で最も望ましい。

ところが・現在性なわれている半導体集積回路における
電極形成技術としてエツチング法やリフトオフ法がある
が、エツチング法を用いると、半導体基板表面全体に金
属膜を付着させた後に不要な部分を除去するために行な
うエツチングの際に基板表面の半導体素子の活性領域に
全く損傷を与えないようにして、２種以上の電極を基板
表面に形成させることは非常に困難であるということが
本発明者によって明らかにされた。

そこで、メモリセルの部分およびショットキｅバリヤ・
ダイオードの部分の電極の材料を同一にｌ−て、例えば
プラチナを使用するとショットキ・バリヤ・ダイオード
のＩ、−ＶＦＱ性のバラツキは小さくなって特性は良く
なるが、メモリセルにおける接合破壊電圧が高くなって
所定の電圧では書込みが行なえなくなる。一方・電極材
料をアルミニウムに統一するとメモリセル圧おける接合
破壊すなわち情報の書込みは容易に行なえるが、ショッ
トキ・バリヤ・ダイオードの工Ｆ−■Ｆ特性がばらつい
て１７まうことが本発明者によって初めて明らかにされ
た。

〔発明の目的〕

この発明の目的は、従来にない新規な効果を奏する電極
技術を提供することにある。

この発明の他の目的は、例えば半導体装置における電極
形成に適用した場合に、半導体素子の活性領域に全く損
傷を与えることなく異なる材料からなる２ｍ以上の電極
をそれぞれ同一の半導体基板上にリフトオフ法を用いず
に形成できるようにすることにある。

さらに、この発明の他の目的は、例えばショットキ・バ
リヤ串ダイオードを有する接合破壊形ＦＲＯＭのような
半導体装置に適用した場合に、シ目ットキφバリヤ・ダ
イオードの■Ｆ−ｖＦ’特性のバラツキを抑えかつ接合
破壊による書込み妙１容易に行なえるようにすることＫ
ある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになるであろ
う。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、この発明は、低温でのウェット酸化では、ひ
素が高濃度にドープされたシリコンもしくはポリシリコ
ン上には比較的厚＜　””０２（酸化シリコン）が形成
される現象を知得し、これを利用して、例えばアルミ系
の電極を形成したい部分には予めひ素を高濃度にドープ
されたシ１１コンもしぐはポリシリコン層を設けてその
上に低温ウェット酸化で厚いＳ　ｉ　０２膜を形成して
おく。そして、プラチナ系電極を形成してから上記高濃
度ポリシリコン層上のＳｉｎ、膜を除去してアルミ電極
を形成することによって半導体素子の活性領域に全く損
傷を□与えないで異なる材料からなる２種以上の電極を
同一半導体基板上に形成するという上記目的を達成する
ものである。

以下図面を用いてこの発明を具体的に説明する。

〔実施例〕

第１図〜第５図は本発明をシ胃ットキ・バリヤ・ダイオ
ードを備えた接合破壊形ＦＲＯＭ装置に適用した場合の
一実施例を製造工程順に示したものである。

この実施例では、背中合せに接続されたダイオード対か
らなるメモリセルとして、ＮＰＮ型のバイポーラトラン
ジスタ構造が使用されている。つまり、バイポーラトラ
ンジスタを、ベース領域をアノードとして共用しかつエ
ミッタ領域とコレクタ領域をそれぞれカソードとする一
対の背中合せのダイオード対とみなして、エミｖ４・ベ
ース間のＰＮ接合に逆方向の定電流を流して、その接合
をアロイビットによって破壊することによって情報を書
き込むようにしている・ 従って、これＫよれば各メモリセルは公知のバイポーラ
トランジスタと同様な構造とすることができる。そのた
め・この実施例においても、第１図に示すような状態ま
では従来と全く同じプロセスによって形成される。

すなわち、この等価的なバイポーラトランジスタは、Ｐ
型シリコンからなる半導体基板１上に、酸化膜を形成し
てからこの酸化膜の適当な位置に埋込み拡散用パターン
の穴をあけ、この酸化膜をマスクとしてひ素もしくはア
ンチモン等のＮ型不純物を熱拡散して部分的にＮ＋埋込
層２を形成する。そして、酸化膜を除去してからチャン
ネルストッパ用のＰ＋型拡散層３を形成し、その上に気
相成長法によりＮ−型エピタキシャル層４を成長させ・
表面に酸化Ｉ！Ｘ（Ｓ１０．）と窒化膜（，８１ｓＮ４
）を形成する。その後、ホトエツチングにより酸化膜と
窒化膜を部分的に除去してこれをマスクとしてその部分
に分離用の比較的厚い酸化膜５を形成した後、窒化膜を
取り除く。それから、再び窒化膜等でマスクしてコレク
タ領域の引上げ口となる部分にリン等のＮ型不純物の選
択熱拡散処理を行なってＮ＋拡散層６を形成する。一方
、同一の半導体基板１上のショットキ・バリヤ・ダイオ
ードが形成されるべき部分では、Ｎ＋埋込層２Ｓ上のＮ
−型エピタキシャル層４の一部を他から分離するように
周囲に厚い酸化膜５を形成して、その上に形成される金
属電極によって障壁層が形成されるべきＮ−型半導体領
域４Ｓを分離形成させ、籐１図の状態になる。

菓１図の状態からは、先ず厚い酸化膜５で分離されたＮ
−型エピタキシャル層４上に選択熱拡散処理によりてＰ
型ベース領域７を形成した後、特に制限されないが、半
導体基板１の表面全体くポリシリコン（多結晶シリコン
）をデボジシ璽ンして、ホトエツチングによりＰ型ベー
ス領域７上のエミッタ領域が形成されるべき部分を除い
てポリシリコンを除去し、ポリシリコン層９を残す。そ
して・このポリシリコン層９にひ素を高濃度に打ち込ん
でから、熱拡散させて、その下方に比較的薄いＮ＋型エ
ミッタ領域８を形成して１１２図のような状態にさせる
。

次に、基板表面全体にＰＳＧ膜（リンやシリコン・ガラ
ス膜）のような絶縁膜１０を形成した後・各素子の電極
を設けるべき部分にホトエツチングによりコンタクトホ
ール１１，１１・・・を形成する。

すると、第３図に示すように等価的なトランジスタのＮ
＋型エミッタ領域８のコンタクトホール部分ではポリシ
リコン層９が露出され、他のコンタクトホール部分では
半導体基板ｌの表面の素子の活性領域が露出される。

この状態（第３図）から、基板表面全体を低温中でウェ
ット酸化させると、露出されたシリコン表面が酸化され
るが、この場合、ひ素が高濃度にドープされているポリ
シリコン層９０表面には他の活性領域表面よりも酸化膜
（Ｓｉｎ、）が厚く形成される。そこで、活性領域部分
の酸化膜を取り除く程度のエツチングを行なうと、活性
領域は再び露出されるが、ポリシリコン層９上には薄く
酸化膜】２が残る。次に、基板表面全体にプラチナシリ
コン（ＰｔＳｉ）のようなプラチナ系の金属を蒸着し、
ホトエツチングによってエミッタ電極１３Ｅを除く他の
電極すなわち、ベース電極１３Ｂ、コレクタ電極１３Ｃ
お↓びバリヤ電極１３ｂの部分にプラチナ系電極１４を
それぞれ形成する（第４図参照）。この際、エミッタ領
域（８）のコンタクトホール部分には、酸化膜１２が残
っているので、蒸着されたプラチナシリコン層をエツチ
ングしてもポリシリコン層９が損傷されることはない。

それから、エミッタ領域（８）上の酸化膜１２を除去す
べくウォッシュアウト（洗浄）な行なってから、基板表
面全体にアルミシリコン（ＡＩＬＳ　ｉ）のようなアル
ミ系の金属を蒸着して、ホトエツチングによりすべての
電極部分にアルｉ系電極１５を形成し、しかる後基板表
面全体にパシベーション膜１６を形成してＭ５図のよう
な完成状態にされる。この場合、酸化膜１２のウォッシ
ュアウトの際に既に形成されている絶縁膜１０が少し削
られてから−その上圧アルミシリコンが蒸着される。

その結果、エミッタ電極１３Ｅはアルミ系のみの金属か
らなる電極とされ、他のベース電極１３Ｂ。

コレクタ電極１３Ｃおよびバリヤ電極１３ｂは下層がプ
ラチナ系金属そして上層がアルミ系金属からなる複合電
極に形成される。

従っ【、上記実施例の接合破壊形のＦＲＯＭ装置におい
ては、メモリセルを構成する等測的なトランジスタのエ
ミッタ電極１ａＥがアルミニウムを主体とする金属で形
成されているため、エミッタ電極１３Ｅとベース電極１
３Ｂとの間に比較的低い逆方向の足電流を流すだけで電
極のアルミがエミッタ領域のシリコンと反応してアロイ
ビットが生じ、エミッタ・ベース間のＰＮ接合が破壊さ
れ・導電状態となる。そのため、比較的低い電圧でメモ
リセルの書込みが行なえる。

また−　シ目ットキ・バＩＪヤ・ダイオードＳＢＤの部
分ではバリヤ電極１３ｂの下層がプラチナを主体とする
金属で形成されているため、アルミニウム等信の金属を
使用する場合に比べて、ダイオ−１°の順方向電流−電
圧特性（Ｉ、−Ｖ、特性）のバラツキが小さくなり、安
定したショットキ・バリヤ・ダイオードが得られる。

さらに、上記実施例ではベース電極１３Ｂとコレクタ電
極１３Ｃの下層がプラチナ系金属で形成されているため
、基板と電極との接触抵抗が減少され、動作速度が向上
される。

なお、上記実施例では、エミッタ電極１３Ｆを形成する
アルミ系の金属としてアルミシリコン（ＡＪ！Ｓ　ｉ　
）を用いているが、電極材料はこれに限定されるもので
はなく、例えばアルミカッパシリコン（ＡｊｌＣｕＳｉ
）をＪｕｌいるようにしても良い。バリヤ電極を形成す
るプラチナ系の金属についても同様である。

また、実施例では、バリヤ電極１３ｂ、ペース電極１３
Ｂおよびコレクタ電極１３Ｃをプラチナ系金属とアルミ
系金属との複合電極構造としているが、両者の間にチタ
ンタングステン（ＴＩＷ）合金を入れて３層の複合電極
構造とすることも可能である。

さらに１．上記実施例では、エミッタ領域（８）の上方
にひ素が高濃度にドープされたポリシリコン層９を形成
することによってその上に他よりも厚い酸化膜を形成さ
せるようにしているが、ポリシリコン層９を形成するこ
となく、直接Ｎ＋型エミッタ領域（８）に高濃度のひ素
をドープさせて、低温でウェット酸化させること罠より
その上に他よりも厚い酸化膜を形成させるようにするこ
とも可能である。

〔効果〕。

ある電極が形成される部分のシリコン基板の表面もしく
はその上に形成したポリシリコン層に、高濃度のひ素を
含ませてから全体を低温でウェット酸化させて酸化膜を
形成させ、先ず他のｉｔ極影形成部分酸化膜を除去して
プラチナ系材料からなる電極を形成し、次に高濃度にひ
素がドープされた部分の上の酸化膜を除去してアルミ系
材料からなる電極を形成するようにしたので、ひ素を高
濃度に含む単結晶シリコンもしくはポリシリコンの表面
には、それを含まない部分よりも酸化膜が厚ぐ形成され
るという作用で、リフトオフ法を用いること力〈半導体
素子の活性領域に全く損傷を与えないで異なる材料から
なる２種以上の電極を同一半導体基板上に形成すること
ができるという効果がある。

また、シちットキーバリャ・ダイオードを備えた接合破
壊形のＰＲＯ，Ｍ装置において、ダイオード対からなる
メモリセルをｍ成−（る等測的なバイポーラトランジス
タのエミッタ領域に高濃度のひ素を拡散させ、もｌ、　
＜はエミッタ領域の上にひ素を高濃度に含むポリシリコ
ン層を形成してから、全体を低温でウニ、）１酸化させ
て酸化膜を形成させ、先ずショク）　−？、−バリヤ・
ダイオードのバリヤ電極部分について酸化膜を除去して
プラチナ系の電極を形成【７、次にエミッタ電極部分の
酸化膜を除去してアルミ系の電極を形成するようにした
ので、ひ素を高濃度に含む単結晶シリコンもしくはポリ
シリコンの部分には他よりも厚い酸化膜が形成されると
いう作用で、リフトオフ法を用いることなくバリヤ電極
をプラチナ系材料で、またエミッタ電極をアルミ系相別
で形成することができる。これ釦よって、シ舊ツトキ・
バリヤ・ダイオードの順方向電流−電圧％性のバラツキ
をなくすことができるとともに、比較的低い定電流でメ
モリセル内のＰＮ接合を破ｊＪｍ　ｔ、て情報の書込み
を行なうことができるという効果がある。

以上本発明者によってなさＪまた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るもσ）ではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。

例えば、上記実施例ではひ素を高濃度に含む単結晶シ１
１コンもしくはポリシリコンの表面には、低温のウェッ
ト酸化で他の部分エリも厚い酸化膜が形成される現象を
利用しているが、ある特定の条件の下で表面に形成され
る絶縁膜（窒化膜等を含む）が異なる厚みに形成される
現象があれば、ひ素以外の不純物と半導体材料を用いる
ことも可能である。

〔利用分野〕

前記実施例では本発明を接合破壊形ＦＲＯＭ装置に適用
したものについて説明したが、この発明はこれに限定さ
れるものではなく、シ目ットキ善バリヤ・ダイオードを
含むバイポーラ集積回路一般に適用することができる。

さらに、本発明では半導体装置における電極形成技術に
適用したものについて説明したが、この発明は半導体装
置における配線形成技術にも利用できるものである。さ
らに、本発明は・反応性イオンエツチングにより作られ
た溝により素子分離を行なう、いわゆるトレンチ分離方
式のものにも適用できる。

【図面の簡単な説明】

第１図〜第５図は本発明を接合破壊形ＦＲＯＭ装置に適
用した場合の一実施例を製造工程贋に示した半導体基板
の要部断面図である。 １・・・半導体基板、４・・Ｎ型エピタキシャル層、７
・・・Ｐ型ベース領域、８・・・Ｎ型エミッタ領域、９
・・・ポリシリコン層、１１・・・コンタクトホール、
１２・・・絶縁膜（シリコン酸化膜）、１３１１・・・
エミッタ［ｉｔ、１３Ｂ・・・ベース１［ＬｌａＣ・・
・コレクタ電極、１３ｂ・・・バリヤ電極、１４・・・
プラチナ系電極、１５・・・アルミ系電極。 αη　つヮヮ

Claims (1)

1. 【特許請求の範囲】 １、ある種の不純物を高濃度含む半導体材料の表面には
   それを含まない半導体材料の表面よりも特定の条件の下
   で厚い絶縁膜が形成される３’Ｊｌ象を利用して、電極
   を形成すべき２以上の箇所に異なる厚みを有する絶縁膜
   を形成し、先ず薄い部分の絶縁膜を除去して第１の電極
   を形成してから、厚い部分の絶縁膜を除去し【上記ｆｓ
   １の電極とは異なる材料からなる第２の電極を形成する
   よう処したことを特徴とする電極形成方法。 ２、上記不純物としてひ素を用い、このひ素を高１１＆
   Ｋｔむシリコンもしくはポリシリコン層を予め一方の電
   極が形成されるべき箇所に設け゛Ｃ１低温でのウニｙ）
   酸化によりその上に他の部分よりも厚いシリコン酸化膜
   を形成させることによって異なる材料からなる２種以上
   の電極を形成するようにしたことを特徴とする特許請求
   の範囲第１項記載の電極形成方法。 ８、シッットキ・バリヤ・ダイオードを備えた接合破壊
   形のプログラマブル・リード・オンリ・メモリにおいて
   、ダイオード対からなるメモリセルな構成する等制約な
   バイポーラトランジスタのエミッタ領域に高濃度のひ素
   を拡散させもしくはエミッタ領域の上にひ素を高濃度に
   含むポリシリコン層を形成し、この上に他の部分よりも
   厚いシリコン酸化膜を形成させることによって、少なく
   ともシミ・ットキ・バリヤ・ダイオードのバリヤ電極は
   プラチナ系材料からなる電極とし、上記エミッタ領域の
   電極はアルミ系材料からなる電極としたことを特徴とす
   る特許請求の範囲第１項もしくは第２項記載の電極形成
   方法。