JPS60217751A - 検出器 - Google Patents
検出器Info
- Publication number
- JPS60217751A JPS60217751A JP60011737A JP1173785A JPS60217751A JP S60217751 A JPS60217751 A JP S60217751A JP 60011737 A JP60011737 A JP 60011737A JP 1173785 A JP1173785 A JP 1173785A JP S60217751 A JPS60217751 A JP S60217751A
- Authority
- JP
- Japan
- Prior art keywords
- manchester
- signal
- input
- encoded data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 108050000123 Inactive phospholipase C-like protein 1 Proteins 0.000 description 2
- 102100022929 Nuclear receptor coactivator 6 Human genes 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229920000057 Mannan Polymers 0.000 description 1
- 101710161231 Pectate lyase 1 Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マンチェスタ符号化データ信号の検出器、特
に、コード違反のセルを含む、一連のマンチェスタビッ
トセルの半ビツトセルの電圧レベルに対応する値の予め
決められたパターンを検出する検出器に関する。
に、コード違反のセルを含む、一連のマンチェスタビッ
トセルの半ビツトセルの電圧レベルに対応する値の予め
決められたパターンを検出する検出器に関する。
トークンパス方式のローカルエリアネットワーク（ＬＡ
ＮＪには、単一の通信媒体が多くのモジュールによって
共有されるものがある。このようなネットワークは、１
９８３年１０月７日に、ラッセル・ニー・ヘンセルによ
って出願された米国特許出願第５４０，０６１号゛′プ
ラントマネジメントシステム”（譲受人二ハネウェル・
インコーポレーテツドフに開示され、特許請求されてい
る。その出願は、参考資料として本出願に含まれる。
ＮＪには、単一の通信媒体が多くのモジュールによって
共有されるものがある。このようなネットワークは、１
９８３年１０月７日に、ラッセル・ニー・ヘンセルによ
って出願された米国特許出願第５４０，０６１号゛′プ
ラントマネジメントシステム”（譲受人二ハネウェル・
インコーポレーテツドフに開示され、特許請求されてい
る。その出願は、参考資料として本出願に含まれる。
このようなトークンパス方式のローカルエリアネットワ
ークにおいては、他のモジュールからトークンを受取っ
たモジュールは、他のモジュールに情報を伝送するため
に、通常、一定の時間、媒体に独占的にアクセスする送
信権を有する。その一定時間の経過後、トークンを持っ
ているモジュールは、そのネットワークの他の後続モジ
ュールにそのトークンを渡さなければならない。
ークにおいては、他のモジュールからトークンを受取っ
たモジュールは、他のモジュールに情報を伝送するため
に、通常、一定の時間、媒体に独占的にアクセスする送
信権を有する。その一定時間の経過後、トークンを持っ
ているモジュールは、そのネットワークの他の後続モジ
ュールにそのトークンを渡さなければならない。
このようなネットワークでは、情報は、−組の２進数で
あるフレームとしてモジュール間で伝送される。上記ネ
ットワークでは、２つの型のフレームが用いられる。フ
レームの１つの型はトークンパスフレームあるいはトー
クンであり、第２の型ハ、インフォーメーションフレー
ムで６る。上記に参照したプラントマネジメントシステ
ムにおいてトークンパスフレームとインフォーメーショ
ンフレームの両者とも、フレーム開始デリミタ８ＦＤと
フレーム終了デリミクＥＦＤとをもつ。上記のシステム
において各モジュールのパスインター７エイスユニツト
（ＢＩＵＪによシ送信または、受信される情報は、マン
チェスタビットセルに含まれる各情報ビットをもつマン
チェスタ符号化された２通信号の形式をもつ。信号電圧
レベルが、マンチェスタセルの第１の半ビツトセルで低
レベルすなわち論理値０で、第２の半ビツトセルで高レ
ベルすなわち論理値１であるとき、マンチェスタビット
セルの情報内容は、論理値０と見なされる。
あるフレームとしてモジュール間で伝送される。上記ネ
ットワークでは、２つの型のフレームが用いられる。フ
レームの１つの型はトークンパスフレームあるいはトー
クンであり、第２の型ハ、インフォーメーションフレー
ムで６る。上記に参照したプラントマネジメントシステ
ムにおいてトークンパスフレームとインフォーメーショ
ンフレームの両者とも、フレーム開始デリミタ８ＦＤと
フレーム終了デリミクＥＦＤとをもつ。上記のシステム
において各モジュールのパスインター７エイスユニツト
（ＢＩＵＪによシ送信または、受信される情報は、マン
チェスタビットセルに含まれる各情報ビットをもつマン
チェスタ符号化された２通信号の形式をもつ。信号電圧
レベルが、マンチェスタセルの第１の半ビツトセルで低
レベルすなわち論理値０で、第２の半ビツトセルで高レ
ベルすなわち論理値１であるとき、マンチェスタビット
セルの情報内容は、論理値０と見なされる。
マンチェスタビットセルの情報内容が論理値０であると
、低から高への電圧遷移が、マンチェスタビットセルの
中間で生じる。信号電圧レベルが、第１の半ビツトセル
で高レベルすなわち論理値１で、第２の半ビツトセルで
低レベルすなわち論理値０であるとき、マンチェスタビ
ットセルの情報内容は、論理値１と見なされる。マンチ
ェスタビットセルの情報内容が論理値１であると、高か
ら低への電圧遷移がマンチェスタビットセルの中間で生
じる。
、低から高への電圧遷移が、マンチェスタビットセルの
中間で生じる。信号電圧レベルが、第１の半ビツトセル
で高レベルすなわち論理値１で、第２の半ビツトセルで
低レベルすなわち論理値０であるとき、マンチェスタビ
ットセルの情報内容は、論理値１と見なされる。マンチ
ェスタビットセルの情報内容が論理値１であると、高か
ら低への電圧遷移がマンチェスタビットセルの中間で生
じる。
マンチェスタ符号化は、各マンチェスタビットセルの中
間で高低あるいは低高の電圧遷移すなわちビット中間遷
移があることが必要とされる。もし、マンチェスタビッ
トセルでこのようなビット中間遷移を生じなければ、コ
ード違反ＯＶ （０ｏｄｅｖｉｏｌａｔｉｏｎ、）が生
じる。
間で高低あるいは低高の電圧遷移すなわちビット中間遷
移があることが必要とされる。もし、マンチェスタビッ
トセルでこのようなビット中間遷移を生じなければ、コ
ード違反ＯＶ （０ｏｄｅｖｉｏｌａｔｉｏｎ、）が生
じる。
上記プラントマネジメントシステムにおいて、フレーム
開始デリミタ（８ＦＤ）とフレーム終了テリミタ（ＢＦ
’ＤＪのどちらもコード違反すなわちそれぞれ４個のＯ
Ｖを含む。このようにコード違反Ｏｖを用いることによ
シ、４ビツトエラーが起き々い限り、正しいデータがフ
レームデリミタに化けてしまうことはない。
開始デリミタ（８ＦＤ）とフレーム終了テリミタ（ＢＦ
’ＤＪのどちらもコード違反すなわちそれぞれ４個のＯ
Ｖを含む。このようにコード違反Ｏｖを用いることによ
シ、４ビツトエラーが起き々い限り、正しいデータがフ
レームデリミタに化けてしまうことはない。
ローカルエリアネットワークで動作状態にある全てのモ
ジュールは、ネットワークの通信媒体を通して伝送され
る全てのインフォーメーションフレームとトークンフレ
ームを受信するので、ネットワークの各モジュールのバ
スインターフェイスユニット（ＢＩＵ）は、マンチェス
タ符号化データのフレーム開始テリミタＳＦＤおよびフ
レーム終了デリミタＥＦＤを表わす特有のパターンをリ
アルタイムで識別することができなければならない。
ジュールは、ネットワークの通信媒体を通して伝送され
る全てのインフォーメーションフレームとトークンフレ
ームを受信するので、ネットワークの各モジュールのバ
スインターフェイスユニット（ＢＩＵ）は、マンチェス
タ符号化データのフレーム開始テリミタＳＦＤおよびフ
レーム終了デリミタＥＦＤを表わす特有のパターンをリ
アルタイムで識別することができなければならない。
何故ならば、各フレームがアドレスしている１以上のモ
ジュールのアドレスがフレーム開始デリミタ８ＦＤの直
後に位置しているからである。そして、特にトークンフ
レームがアドレスされているモジュールに対して、フレ
ーム終了デリミタＥＦＤハ、ソのモジュールがトークン
を持っていて、後続のモジュールヘト−クンフレームま
たは、情報フレームを送信しなければならないことを示
しているからである。
ジュールのアドレスがフレーム開始デリミタ８ＦＤの直
後に位置しているからである。そして、特にトークンフ
レームがアドレスされているモジュールに対して、フレ
ーム終了デリミタＥＦＤハ、ソのモジュールがトークン
を持っていて、後続のモジュールヘト−クンフレームま
たは、情報フレームを送信しなければならないことを示
しているからである。
したがってローカルエリアネットワークの各モジュール
のＢＩＵは、正しく符号化されたマンチェスタデータと
同様にコード違反を含むマンチェスタ符号化データ信号
の予め決められたパターンを実質的に受信と同時に検出
する検出器をもたなければならない。
のＢＩＵは、正しく符号化されたマンチェスタデータと
同様にコード違反を含むマンチェスタ符号化データ信号
の予め決められたパターンを実質的に受信と同時に検出
する検出器をもたなければならない。
本発明の検出器は、マンチェスタコード違反を表わすデ
ータ信号を含み、直列に与えられるマンチェスタ符号化
データ信号の予め決められたパターンをリアルタイムで
検出する。
ータ信号を含み、直列に与えられるマンチェスタ符号化
データ信号の予め決められたパターンをリアルタイムで
検出する。
各マンチェスタビットセルの各半ビツトセルの電圧レベ
ルがシフトレジスタにクロック毎に入力され、シフトレ
ジスタは、ロマンチェスタビットセルすなわち２ｎ半ビ
ツトセルの電圧レベルあるいは論理信号をストアするこ
とができる。実施列ではｎ ＝ ８である。マンチェス
タ符号化データ信号の各マンチェスタビットセルの各半
ビツトセルのほぼ中央において、必要な極性または、方
向の電圧遷移をもつ受信クロック信号がデコーダから出
力され、検出器に入力される。
ルがシフトレジスタにクロック毎に入力され、シフトレ
ジスタは、ロマンチェスタビットセルすなわち２ｎ半ビ
ツトセルの電圧レベルあるいは論理信号をストアするこ
とができる。実施列ではｎ ＝ ８である。マンチェス
タ符号化データ信号の各マンチェスタビットセルの各半
ビツトセルのほぼ中央において、必要な極性または、方
向の電圧遷移をもつ受信クロック信号がデコーダから出
力され、検出器に入力される。
シフトレジスタの２０出力の論理値は、プログラマブル
ロジックアレイに入力され、その論理値が予め決められ
たパターンを満足する値をもつ毎にプログラマブルロジ
ックアレイは出力信号を出力する。プログラマブルロジ
ックアレイの出力は、ラッチに記憶され、必要に応じて
、モジュールのＢＩＵを含む他の要素で使用される。
ロジックアレイに入力され、その論理値が予め決められ
たパターンを満足する値をもつ毎にプログラマブルロジ
ックアレイは出力信号を出力する。プログラマブルロジ
ックアレイの出力は、ラッチに記憶され、必要に応じて
、モジュールのＢＩＵを含む他の要素で使用される。
それ故、本発明の目的は、マンチェスタ符号化データの
特有のパターンが、検出器に直列に入力される２通信号
に表われたときに、そのパターンを検出する検出器を提
供することにある。
特有のパターンが、検出器に直列に入力される２通信号
に表われたときに、そのパターンを検出する検出器を提
供することにある。
本発明の第２の目的は、正しく符号化されたマンチェス
タ符号化データ信号と同様に、マンチェスタコード違反
を含むマンチェスタ符号化データの予め決められたパタ
ーンを検出する検出器を提供することにある。
タ符号化データ信号と同様に、マンチェスタコード違反
を含むマンチェスタ符号化データの予め決められたパタ
ーンを検出する検出器を提供することにある。
第１図において、ローカルエリアネットワークの通信媒
体を通して伝送されるマンチェスタ符号化データ信号が
マンチェスタデータ１０に入力される。実施列では１通
信媒体は、一対の同軸ケーブルまたはチャンネルで、そ
の両方のチャンネルを通って、データ信号が伝送される
。その１つのチャンネルは主チャンネルと呼ばれ、デコ
ーダ１０へ入力される主チャンネルＰＲ，ｌ０ＨＬ＋の
データ信号のソースとして用いられる。
体を通して伝送されるマンチェスタ符号化データ信号が
マンチェスタデータ１０に入力される。実施列では１通
信媒体は、一対の同軸ケーブルまたはチャンネルで、そ
の両方のチャンネルを通って、データ信号が伝送される
。その１つのチャンネルは主チャンネルと呼ばれ、デコ
ーダ１０へ入力される主チャンネルＰＲ，ｌ０ＨＬ＋の
データ信号のソースとして用いられる。
主チャンネルＰ ＥＬ Ｉ ＯＨＬ＋のデータ信号は直
列入力並列出力のシフトレジスタ１２−１のデータ入力
端子Ｂにも入力される。第５図および第６図で後述する
ようにデコーダ１０は、入力された主チャンネルＰＦＬ
ＩＯＨＬ＋の各マンチェスタビットセルの各半ビツトセ
ルのほぼ中央において、必要なタイプの電圧転換をもつ
受信クロック信号ＲＯＶＯＬＫ＋を出力する。デコーダ
１０は、また、以下に述べる理由で、 Ｒ，０ＶＯＬＫ
＋を一定時間遅れをもたせた信号ＲＯＶＯＬＫ ＋ Ｅ
を出力する。実施例では、信号ａＯＶＯＬＫ ＋ ｇは
、はぼ５０ナノ秒［ｎ５ｅｃ 〕遅れている。受信クロ
ック信号ＲＯＶＯＬＫ＋は、シフトレジスタ１２−１、
および１２−２のクロック端子ＯＫに入力される。シフ
トレジスタ１２−１および１２−２の主リセット端子Ｍ
Ｒおよびデータ入力端子Ａは、論理値１を表わす電圧源
に接続されている。シフトレジスタ、１２−２のデータ
入力端子Ｂは、レジスタ１２−１の出力８、すなわち第
１図の信号ＲＥＯＶｄＡを出力する端子に接続されてい
る。実施列では、シフトレジスタ１２−１および１２−
２は、フェアチャイルドアンドカメラ社の型番Ｆ１６４
高速８ビット直列入力並列出力シフトレジスタを用いて
いる。直列データは、クロック人力ＯＫに入力されたＲ
ＯＶＯＬＫ＋の低高電圧遷移と同期して、２人力ＡＮＤ
ゲートへ入力される。
列入力並列出力のシフトレジスタ１２−１のデータ入力
端子Ｂにも入力される。第５図および第６図で後述する
ようにデコーダ１０は、入力された主チャンネルＰＦＬ
ＩＯＨＬ＋の各マンチェスタビットセルの各半ビツトセ
ルのほぼ中央において、必要なタイプの電圧転換をもつ
受信クロック信号ＲＯＶＯＬＫ＋を出力する。デコーダ
１０は、また、以下に述べる理由で、 Ｒ，０ＶＯＬＫ
＋を一定時間遅れをもたせた信号ＲＯＶＯＬＫ ＋ Ｅ
を出力する。実施例では、信号ａＯＶＯＬＫ ＋ ｇは
、はぼ５０ナノ秒［ｎ５ｅｃ 〕遅れている。受信クロ
ック信号ＲＯＶＯＬＫ＋は、シフトレジスタ１２−１、
および１２−２のクロック端子ＯＫに入力される。シフ
トレジスタ１２−１および１２−２の主リセット端子Ｍ
Ｒおよびデータ入力端子Ａは、論理値１を表わす電圧源
に接続されている。シフトレジスタ、１２−２のデータ
入力端子Ｂは、レジスタ１２−１の出力８、すなわち第
１図の信号ＲＥＯＶｄＡを出力する端子に接続されてい
る。実施列では、シフトレジスタ１２−１および１２−
２は、フェアチャイルドアンドカメラ社の型番Ｆ１６４
高速８ビット直列入力並列出力シフトレジスタを用いて
いる。直列データは、クロック人力ＯＫに入力されたＲ
ＯＶＯＬＫ＋の低高電圧遷移と同期して、２人力ＡＮＤ
ゲートへ入力される。
第１１に図示されるようにレジスタ１２−１および１２
−２全接続することによシ、８マンチ工スタ符号化ピッ
トセルの半ビツトセルの数１６の出力をもつ直列入力並
列出力シフトレジスタが構成される。
−２全接続することによシ、８マンチ工スタ符号化ピッ
トセルの半ビツトセルの数１６の出力をもつ直列入力並
列出力シフトレジスタが構成される。
第２図にフレーム開始デリミタ８ＦＤ１４およびフレー
ム終了デリミタＥＦＤ １６の波形が示される。
ム終了デリミタＥＦＤ １６の波形が示される。
波形１４．１６を識別された情報内容または値をもった
各マンチェスタビットセルに分割し、その表示を波形１
４．１６の上側に示す。フレーム開始デリミタＳＦＤ
１４に対しては、各マンチェスタビットセルノ値は、左
から右へ０．ＯＶ、ＯＶ、０，１．ＯＶ。
各マンチェスタビットセルに分割し、その表示を波形１
４．１６の上側に示す。フレーム開始デリミタＳＦＤ
１４に対しては、各マンチェスタビットセルノ値は、左
から右へ０．ＯＶ、ＯＶ、０，１．ＯＶ。
ｃｖ、１である。ここにＯｖはマンチェスタビットセル
の中で生じるコード違反すなわち、マンチェスタ符号化
の規則が要求するビット中間コード遷移が無いセルを示
す。フレーム終了デリミタｇＦＤ１６に対しては、各マ
ンチェスタビットセルの値は、左から右へ１．ＯＶ、Ｃ
Ｎ／、１ 、Ｏ，ＯＶ、Ｏｖ、０ テアｈル。
の中で生じるコード違反すなわち、マンチェスタ符号化
の規則が要求するビット中間コード遷移が無いセルを示
す。フレーム終了デリミタｇＦＤ１６に対しては、各マ
ンチェスタビットセルの値は、左から右へ１．ＯＶ、Ｃ
Ｎ／、１ 、Ｏ，ＯＶ、Ｏｖ、０ テアｈル。
波形１４．１６の下側に、フレーム開始デリミタ８ＦＤ
１４およびフレーム終了デリミタｌ１３ＦＤ １６を
構成するマンチェスタビットセルの各半ピットセルの論
理値または電圧レベル金示す。フレーｌ開始デリミタｉ
！ｉｌＦ’Ｄ １４の半ビツトセル群に対する論理値は
左から右へ０．１，１，１，０，０，０，１，１，０，
０，０゜１．１，１．０であり、フレーム終了デリミタ
ＥＦＤ １６に対しては、１，０，０，０，１，１，１
，０，０，１，１，１，０，０，０ 。
１４およびフレーム終了デリミタｌ１３ＦＤ １６を
構成するマンチェスタビットセルの各半ピットセルの論
理値または電圧レベル金示す。フレーｌ開始デリミタｉ
！ｉｌＦ’Ｄ １４の半ビツトセル群に対する論理値は
左から右へ０．１，１，１，０，０，０，１，１，０，
０，０゜１．１，１．０であり、フレーム終了デリミタ
ＥＦＤ １６に対しては、１，０，０，０，１，１，１
，０，０，１，１，１，０，０，０ 。
１である。したがって、１６個の出力、 ＥｔＦｉＯＶ
ＯＡからＦＬＢＯＶ ７ Ｂのパターンがフレーム開始
デリミクＳＦＤ １４またはフレーム終了デリミタＥＦ
’Ｄ １６に対応する値をもつならば、これらの値のパ
ターンをもつ８個のマンチェスタビットセルはフレーム
開始デリミタＳＦＤ、あるいは、フレーム終了デリミタ
ＥＦＤである。
ＯＡからＦＬＢＯＶ ７ Ｂのパターンがフレーム開始
デリミクＳＦＤ １４またはフレーム終了デリミタＥＦ
’Ｄ １６に対応する値をもつならば、これらの値のパ
ターンをもつ８個のマンチェスタビットセルはフレーム
開始デリミタＳＦＤ、あるいは、フレーム終了デリミタ
ＥＦＤである。
シフトレジスタ１２−１および１２−２の１６個の出力
が、これらの予め決められた論理値のパターンを何時も
つか、すなわち、マンチェスタ符号化データがフレーム
開始デリミクＳＦＤ １４ 、またはフレーム終了デリ
ミタＩＪＤ １６を表わす予め決められたパターンを何
時もつかを決定するために、シフトレジスタ１２−１お
よび１２−２の１６１固の出力は、プログラマブルロジ
ックアレイ１８に入力される。実施例では、プログラマ
ブルロジックアレイ１８は、次の論理式が真であると負
に、フレーム開始デリミタ受信信号ＦＬＯＶ８ＦＤ＋を
出力するようにプログラムされている。
が、これらの予め決められた論理値のパターンを何時も
つか、すなわち、マンチェスタ符号化データがフレーム
開始デリミクＳＦＤ １４ 、またはフレーム終了デリ
ミタＩＪＤ １６を表わす予め決められたパターンを何
時もつかを決定するために、シフトレジスタ１２−１お
よび１２−２の１６１固の出力は、プログラマブルロジ
ックアレイ１８に入力される。実施例では、プログラマ
ブルロジックアレイ１８は、次の論理式が真であると負
に、フレーム開始デリミタ受信信号ＦＬＯＶ８ＦＤ＋を
出力するようにプログラムされている。
ＲＯＶｓＦＤ ＋＝ （ＲＥＯＶ７Ｂ＋）−（ＲＥＯＶ
７Ａ＋１−（ＲＥＯＶ６Ｂ＋ｌＩＩ（ＦＬｇＯＶ６Ａ＋
）−（ＦＬＦｉＯＶ５Ｂ＋Ｊ・（ＲＥＯＶＳＡ＋１−（
ＲＦｉＯＶ４Ｂ＋）・（ＲｇＯＶｄＡ＋Ｊ ＠（ＲＥＯ
Ｖ３Ｂ＋ ）−（ａＢｏｖａＡ、＋ ） −（ａｇＯＶ
２Ｂ＋ ） ・（ａｇｏｖ２Ａ＋ ） −（ＲＥＯＶＩ
Ｂ＋３− （ＲｇＯＶｌ＆＋１− （ＲｇＯＶＯＢ＋）
。
７Ａ＋１−（ＲＥＯＶ６Ｂ＋ｌＩＩ（ＦＬｇＯＶ６Ａ＋
）−（ＦＬＦｉＯＶ５Ｂ＋Ｊ・（ＲＥＯＶＳＡ＋１−（
ＲＦｉＯＶ４Ｂ＋）・（ＲｇＯＶｄＡ＋Ｊ ＠（ＲＥＯ
Ｖ３Ｂ＋ ）−（ａＢｏｖａＡ、＋ ） −（ａｇＯＶ
２Ｂ＋ ） ・（ａｇｏｖ２Ａ＋ ） −（ＲＥＯＶＩ
Ｂ＋３− （ＲｇＯＶｌ＆＋１− （ＲｇＯＶＯＢ＋）
。
（Ｒ，ＢＯＶＯＡ十）
同様に、次の論理式が真であるときに、フレーム終了デ
リミタ受信信号ＲＯＶＥＦＤ＋を出力する。
リミタ受信信号ＲＯＶＥＦＤ＋を出力する。
ＲＯＶＥＦＤ＋＝ （ＲＢＯＶ７Ｂ＋Ｊ−（ＦＬＥＯＶ
ｉ＋Ｊ−（ＲＷＯＶ６Ｂ＋３゜（ＲＷＯＶ６Ａ＋） ・
ｔａＢＯＶ５Ｂ＋） ・（ＲｇＯＶＳＡ＋） −（ＲＥ
ＯＶ４Ｂ＋ ） ・（ＦＬｇＯＶ４Ａ＋ Ｊ ・（ＲＥ
ＯＶ３Ｂ＋ ３−（Ｒｌｉ：ＯＶｉ＋Ｊ −（ＲＢＯＶ
２Ｂ＋ ）−（ｔＬＢＯＶＺＡ＋ ）−（［ＬＢＯＶＩ
Ｂ＋Ｊ ・（ＥＬＥＯＶ１ｘ＋Ｊ・（ＲＢＯＶＯＢ＋）
。
ｉ＋Ｊ−（ＲＷＯＶ６Ｂ＋３゜（ＲＷＯＶ６Ａ＋） ・
ｔａＢＯＶ５Ｂ＋） ・（ＲｇＯＶＳＡ＋） −（ＲＥ
ＯＶ４Ｂ＋ ） ・（ＦＬｇＯＶ４Ａ＋ Ｊ ・（ＲＥ
ＯＶ３Ｂ＋ ３−（Ｒｌｉ：ＯＶｉ＋Ｊ −（ＲＢＯＶ
２Ｂ＋ ）−（ｔＬＢＯＶＺＡ＋ ）−（［ＬＢＯＶＩ
Ｂ＋Ｊ ・（ＥＬＥＯＶ１ｘ＋Ｊ・（ＲＢＯＶＯＢ＋）
。
（ＲｇＯＶＯＡ＋ン
フレーム開始デリミタ受信信号Ｒ，０ＶＳＦＤ＋は、２
人力Ｎ＆ＮＤゲート２０の一方の入力に入力される。Ｎ
ＡＮＤゲート２０の他方の入力は信号ＲＯＶＯＬＫ＋Ｅ
である。信号ＦＬＯＶＯＬＫ ＋ Ｅはゲート２０をイ
ネーブルするがシフトレジスタ１２−１および１２−２
の出力からフレーム開始デリミタ受信信号ＦＬＯＶＳＦ
Ｄ ＋ ｅ発生させる必要な時間を補償するために信号
ＲＯＶＯＬＫ＋に対して遅れている。フレーム開始デリ
ミタ受信信号ＲＯＶＳＦＤ＋および信号ＲＯＶＯＬＫ
＋ Ｂが同時に真または、正であると、ラッチ２２がセ
ットされフレーム開始デリミタ検出信号５ＦＤＤＥＴ＋
が出力される。
人力Ｎ＆ＮＤゲート２０の一方の入力に入力される。Ｎ
ＡＮＤゲート２０の他方の入力は信号ＲＯＶＯＬＫ＋Ｅ
である。信号ＦＬＯＶＯＬＫ ＋ Ｅはゲート２０をイ
ネーブルするがシフトレジスタ１２−１および１２−２
の出力からフレーム開始デリミタ受信信号ＦＬＯＶＳＦ
Ｄ ＋ ｅ発生させる必要な時間を補償するために信号
ＲＯＶＯＬＫ＋に対して遅れている。フレーム開始デリ
ミタ受信信号ＲＯＶＳＦＤ＋および信号ＲＯＶＯＬＫ
＋ Ｂが同時に真または、正であると、ラッチ２２がセ
ットされフレーム開始デリミタ検出信号５ＦＤＤＥＴ＋
が出力される。
フレーム終了デリミタ受信信号ａｏｖｉｉＦＤ ＋ 、
受信クロック信号ＲＯＶＯＬＫ ＋ ｇおよびフレーム
開始デリミタ検出信号ｓｐｏｏｇ’ｒ＋が３人力ＮＡＮ
Ｄゲート２４に入力される。Ｎ＆ＮＤゲート２４への３
人力の全てが同時に高または真であるとラッチ２６はセ
ットされ、フレーム終了デリミタ検出信号ＢＦＤＤＥＴ
＋が出力される。ゲート２４がフレーム開始デリミタ検
出信号５ＦＤＤＢＴ＋および信号Ｒ，ｅＶＯＬＫ ＋
ｇ Ｋよって、イネーブルされ、信号ＢＦ’ＤＤｇＴ＋
を出力するには、プログラマブルロジックアレイでフレ
ーム開始デリミタ８ＰＤが検出され、その結果セットさ
れたラッチ２２が途中でリセットされていないという条
件が必要である。
受信クロック信号ＲＯＶＯＬＫ ＋ ｇおよびフレーム
開始デリミタ検出信号ｓｐｏｏｇ’ｒ＋が３人力ＮＡＮ
Ｄゲート２４に入力される。Ｎ＆ＮＤゲート２４への３
人力の全てが同時に高または真であるとラッチ２６はセ
ットされ、フレーム終了デリミタ検出信号ＢＦＤＤＥＴ
＋が出力される。ゲート２４がフレーム開始デリミタ検
出信号５ＦＤＤＢＴ＋および信号Ｒ，ｅＶＯＬＫ ＋
ｇ Ｋよって、イネーブルされ、信号ＢＦ’ＤＤｇＴ＋
を出力するには、プログラマブルロジックアレイでフレ
ーム開始デリミタ８ＰＤが検出され、その結果セットさ
れたラッチ２２が途中でリセットされていないという条
件が必要である。
ローカルエリアネットワークのあるモジュールがそのモ
ジュールをアドレスしていないフレームを検出するか、
あるいはそのモジュールをアドレスしているフレームを
受信した後にはいつでも。
ジュールをアドレスしていないフレームを検出するか、
あるいはそのモジュールをアドレスしているフレームを
受信した後にはいつでも。
信号ＲＯＶＡＢａＴ ＋ ｄｉ、ラッチ２２．２４に入
力されてそれらをリセットする。
力されてそれらをリセットする。
第３図は、トークンパスフレームまたはトークン２８の
７オマツトを示す。トークンパスフレーム２８は、８〜
１０バイトのプリアンプルを含む。
７オマツトを示す。トークンパスフレーム２８は、８〜
１０バイトのプリアンプルを含む。
プリアンプル３２の後に、１バイトのフレーム開始デリ
ミタ５ＰＤ１４．２バイトの宛先アドレスフィールド３
４，２バイトの発信元アドレスフィールド３６．トーク
ンフレーム２８における誤りを検出するために用いられ
るフレームチェックシーケンス３８．および１パ゛イト
のフレーム終了デリミタ１６が続く。第４図に示される
インフォーメーションフレーム４０のフォーマットは、
実施列では、１００〜４，０８８バイトのインフォーメ
ーションフィールド４２を含むことのみがトークンフレ
ーム２８と異る。
ミタ５ＰＤ１４．２バイトの宛先アドレスフィールド３
４，２バイトの発信元アドレスフィールド３６．トーク
ンフレーム２８における誤りを検出するために用いられ
るフレームチェックシーケンス３８．および１パ゛イト
のフレーム終了デリミタ１６が続く。第４図に示される
インフォーメーションフレーム４０のフォーマットは、
実施列では、１００〜４，０８８バイトのインフォーメ
ーションフィールド４２を含むことのみがトークンフレ
ーム２８と異る。
次に、第５図および第６図を用いてマンチェスタデコー
ダ１０について説明する。
ダ１０について説明する。
第５図において、マンチェスタデコーダ１０は、マンチ
ェスタ符号化データ信号を、主チャンネルＰ ＲＩ Ｏ
ＨＬより受ける。
ェスタ符号化データ信号を、主チャンネルＰ ＲＩ Ｏ
ＨＬより受ける。
第６図の（〜において、論理値１をもつマンチェスタビ
ットセルは、マンチェスタ１．論理値０をもつ第２のビ
ットセルは、マンチェスタＯ１およびマンチェスタ符号
化データに必要な条件を満足しないマンチェスタビット
セルは、マンチェスタコード違反として示される。マン
チェスタ符号化データ信号に必要な条件とは、有効なマ
ンチェスタビットセルは、各ビットセルのほぼ中央にお
いて、′電圧遷移をもつということでおる。
ットセルは、マンチェスタ１．論理値０をもつ第２のビ
ットセルは、マンチェスタＯ１およびマンチェスタ符号
化データに必要な条件を満足しないマンチェスタビット
セルは、マンチェスタコード違反として示される。マン
チェスタ符号化データ信号に必要な条件とは、有効なマ
ンチェスタビットセルは、各ビットセルのほぼ中央にお
いて、′電圧遷移をもつということでおる。
このビット中央における電圧遷移は、正、負いずれかの
方向を持ち、各マンチェスタビットセルを２つの半ビツ
トセルに分ける。任意の極性または、方向への電圧遷移
が各マンチェスタビットセルのほぼ中央または中間で生
じる。
方向を持ち、各マンチェスタビットセルを２つの半ビツ
トセルに分ける。任意の極性または、方向への電圧遷移
が各マンチェスタビットセルのほぼ中央または中間で生
じる。
第５図において、マンチェスタデコーダ１０によシブコ
ードされるマンチェスタ符号化データ信号は、主チャン
ネル（ｐｒｉｍａｒｙ ｃｈａｈｎｅｌ ） ＰＲＩＯ
ＨＬより与えられる。
ードされるマンチェスタ符号化データ信号は、主チャン
ネル（ｐｒｉｍａｒｙ ｃｈａｈｎｅｌ ） ＰＲＩＯ
ＨＬより与えられる。
このデコーダを用いたロー・カルエリアネットワーク（
ＬＡＮＪのモジュールにおいて、符号化データ信号は、
平行する２本の同軸ケーブルによって。
ＬＡＮＪのモジュールにおいて、符号化データ信号は、
平行する２本の同軸ケーブルによって。
伝送される。そのケーブルの１つは、主チャンネルとし
て示され、モジュールがマンチェスタ符号化信号を受信
するのに用いる二重冗長ネットワーク通信媒体のチャン
ネルである。
て示され、モジュールがマンチェスタ符号化信号を受信
するのに用いる二重冗長ネットワーク通信媒体のチャン
ネルである。
主チャンネルＰＲＩＯＨＬの受信データは、排他的論理
和ゲート１１２の一方の入力端に直接に、および他方の
入力端に固定遅延回路１１４全通して入力される。ゲー
ト１１２の出力は、主）くルスＰａＩＰＵＬとして示さ
れ、第６因の（Ｂ）に示すようＫ、正方向信号である。
和ゲート１１２の一方の入力端に直接に、および他方の
入力端に固定遅延回路１１４全通して入力される。ゲー
ト１１２の出力は、主）くルスＰａＩＰＵＬとして示さ
れ、第６因の（Ｂ）に示すようＫ、正方向信号である。
このパルスは、受信されたマンチェスタ符号化データ信
号Ｐ ＲＩ ＯＨＬの各電圧遷移毎に生じる。主パルス
ＰＲＩＰ（ＪＬのパルス幅は。
号Ｐ ＲＩ ＯＨＬの各電圧遷移毎に生じる。主パルス
ＰＲＩＰ（ＪＬのパルス幅は。
固定遅延回路１１４による遅延時間によって決められる
。排他的論理和ゲート１１２の出力は、インバータ１１
３を通って直列入力並列出力のデコーダシフトレジスタ
１１６の主リセット端子ＭＲに入力され、その主リセッ
ト端子は、デコーダシフトレジスタ１１６の全ての出力
を強制的に低レベルにするものである。ゲート１１２の
出力の主パルスＰＲＩＰＵＬは、遅延線発振器１２０の
イネーブル端子１１８へも与えられる。主パルスＰＲＩ
Ｐ（ＪＬが高レベルまたは正電位であると遅延線発振器
１２０の動作を停止させ、発振器１２０の出力は、高レ
ベルになる。
。排他的論理和ゲート１１２の出力は、インバータ１１
３を通って直列入力並列出力のデコーダシフトレジスタ
１１６の主リセット端子ＭＲに入力され、その主リセッ
ト端子は、デコーダシフトレジスタ１１６の全ての出力
を強制的に低レベルにするものである。ゲート１１２の
出力の主パルスＰＲＩＰＵＬは、遅延線発振器１２０の
イネーブル端子１１８へも与えられる。主パルスＰＲＩ
Ｐ（ＪＬが高レベルまたは正電位であると遅延線発振器
１２０の動作を停止させ、発振器１２０の出力は、高レ
ベルになる。
遅’ＡｆｆＭ発振器１２０の出力信号は、出力ＤＥ００
ＬＫと表示され、第６図の（０）Ｋその波形が示される
。排他的論理和ゲート１１２の出力は、また２人力ＡＮ
Ｄゲート１２２０両入力端子に入力される。
ＬＫと表示され、第６図の（０）Ｋその波形が示される
。排他的論理和ゲート１１２の出力は、また２人力ＡＮ
Ｄゲート１２２０両入力端子に入力される。
ＡＮＤゲート１２２の出力は、ＮＯＲゲート１２４の１
人力となる。主パルスＰＲＩＰＵＬの下降端は、ＮＯＲ
ゲート１２４の出力に、上昇端あるいは、正極性電圧遷
移を生じさせる。ＮＯＲゲート１２４の出力は受信クロ
ック信号ＦＬＯＶＯＬＫと表わされる。
人力となる。主パルスＰＲＩＰＵＬの下降端は、ＮＯＲ
ゲート１２４の出力に、上昇端あるいは、正極性電圧遷
移を生じさせる。ＮＯＲゲート１２４の出力は受信クロ
ック信号ＦＬＯＶＯＬＫと表わされる。
受信クロック信号ＲＯＶＯＬＫの波形は、第６図Ｉの（
Ｄ）Ｋ示される。受信クロック信号ＲＯＶＯＬＫの上昇
端あるいは正遷移は、各マンチェスタビットセルの前半
ビットセルのほぼ中央に生じる。もちろん、遅延回路１
１４の固定遅延時間が適切な値をもつ場合においてであ
る。
Ｄ）Ｋ示される。受信クロック信号ＲＯＶＯＬＫの上昇
端あるいは正遷移は、各マンチェスタビットセルの前半
ビットセルのほぼ中央に生じる。もちろん、遅延回路１
１４の固定遅延時間が適切な値をもつ場合においてであ
る。
主パルスＰＲ，ＩＰＵＬがゲート１１２から出力された
後、固定遅延回路１４４によって決まる遅れの後、遅延
線発振器１２０の出力は低レベルに変る。
後、固定遅延回路１４４によって決まる遅れの後、遅延
線発振器１２０の出力は低レベルに変る。
遅延線発振器１２０は、主チャンネルＰ此Ｉ ＯＨＬの
受信データが新たな遷移を生じるまで、主チャンネルＰ
ＩＬＩＯＨＬの受信データの周波数の約４倍の周波数で
、矩形波出力を出力し続ける。遅延線発振器１２０のデ
コードクロック信号ＤｇＯＯＬＫは、デコーダシフトレ
ジスタ１１６のクロック入力端子ＣＰに入力される。デ
コーダシフトレジスタ１１６の２つのデータ入力端子Ａ
、Ｂは、論理値１を表わす高電圧源Ｖｃｃに接続されて
いるので、デコードクロック信号ＤＥＯＯＬＫの低レベ
ルかう高レベルへの各電圧遷移毎に論理値１をシフトす
る。デコーダシフトレジスタ１１６の出力端子１は、
ＡＮＤゲ−４１２６の１入力端子に直接に接続され、出
力端子２は、 ＡＮＤゲート１２６の他の入力端子にイ
ア ／＜−夕１２８を辿して接続されている。デコーダ
シフトレジスタ１１６の出力端子３は、 ＡＮＤグー）
１３００１入力端子に直接に接続され、出力４け、 Ａ
ＮＤゲート１３０の第２の入力端子にインバータ１３２
を通して接続されている。ＡＮＤゲート１２６の出力は
ＮＯＲゲート１２４の１人力に接続され、同様に、ＡＮ
Ｄゲート１３ｏの出力は。
受信データが新たな遷移を生じるまで、主チャンネルＰ
ＩＬＩＯＨＬの受信データの周波数の約４倍の周波数で
、矩形波出力を出力し続ける。遅延線発振器１２０のデ
コードクロック信号ＤｇＯＯＬＫは、デコーダシフトレ
ジスタ１１６のクロック入力端子ＣＰに入力される。デ
コーダシフトレジスタ１１６の２つのデータ入力端子Ａ
、Ｂは、論理値１を表わす高電圧源Ｖｃｃに接続されて
いるので、デコードクロック信号ＤＥＯＯＬＫの低レベ
ルかう高レベルへの各電圧遷移毎に論理値１をシフトす
る。デコーダシフトレジスタ１１６の出力端子１は、
ＡＮＤゲ−４１２６の１入力端子に直接に接続され、出
力端子２は、 ＡＮＤゲート１２６の他の入力端子にイ
ア ／＜−夕１２８を辿して接続されている。デコーダ
シフトレジスタ１１６の出力端子３は、 ＡＮＤグー）
１３００１入力端子に直接に接続され、出力４け、 Ａ
ＮＤゲート１３０の第２の入力端子にインバータ１３２
を通して接続されている。ＡＮＤゲート１２６の出力は
ＮＯＲゲート１２４の１人力に接続され、同様に、ＡＮ
Ｄゲート１３ｏの出力は。
ＮＯＲゲート１２４の他の１入力端子１／（接続されて
いる。
いる。
論理値１がデコーダシフトレジスタ１１６の出力ｌにシ
フトされた時、および、論理値１が出力３にシフトされ
た時に、受信クロック信号ＲＯＶＯＬＫの負方向への電
圧遷移が生じる。第６ 図１ （Ａ）および（Ｄ）に示
されるよって、遅延回路１１４，１４４が適切な値をも
つならば、 ＮＯＲゲート１２４によって生じる受信ク
ロック信号ＲＯＶＯＬＫの正方向電圧遷移は、はぼ各マ
ンチェスタセルの各半ピットセルの中央で生じる。デコ
ーダシフトレジスタ１１６の出力３に論理値１がシフト
されるとき九発生する受信クロック信号ＲＯＶＯＬＫは
、マンチェスタコード違反の場合、すなわちマンチェス
タビットセルの半ピットセルの間で、遅延線発振器１２
０を停止させる電圧遷移が生じない場合のみに生じる。
フトされた時、および、論理値１が出力３にシフトされ
た時に、受信クロック信号ＲＯＶＯＬＫの負方向への電
圧遷移が生じる。第６ 図１ （Ａ）および（Ｄ）に示
されるよって、遅延回路１１４，１４４が適切な値をも
つならば、 ＮＯＲゲート１２４によって生じる受信ク
ロック信号ＲＯＶＯＬＫの正方向電圧遷移は、はぼ各マ
ンチェスタセルの各半ピットセルの中央で生じる。デコ
ーダシフトレジスタ１１６の出力３に論理値１がシフト
されるとき九発生する受信クロック信号ＲＯＶＯＬＫは
、マンチェスタコード違反の場合、すなわちマンチェス
タビットセルの半ピットセルの間で、遅延線発振器１２
０を停止させる電圧遷移が生じない場合のみに生じる。
ＮＯＲゲート１２４でつくられる受信クロック信号ＲＯ
ＶＯＬＫは、０−フリップ７０ツブ１３４のクロック端
子ＯＫに入力される。、７リツプ７ＣＩツブ１３４のＱ
−出力は、タップ付遅延線１３６に入力される。遅延８
１３６の出力の１つは、インバータ１３８によシ反転さ
れ、フリップフロップ１３４のリセット端子＆へ入力さ
れ、遅延１１ｊｌ１３６によって生じるパルスＲＯＶＯ
ＬＫ Ａ −ｇの幅を制御する。各ＲＯＶＯＬＫ Ａ〜
Ｅは、次々に約１０ナノ秒（ｎ５ｅｃ ）の遅れをもっ
ている。
ＶＯＬＫは、０−フリップ７０ツブ１３４のクロック端
子ＯＫに入力される。、７リツプ７ＣＩツブ１３４のＱ
−出力は、タップ付遅延線１３６に入力される。遅延８
１３６の出力の１つは、インバータ１３８によシ反転さ
れ、フリップフロップ１３４のリセット端子＆へ入力さ
れ、遅延１１ｊｌ１３６によって生じるパルスＲＯＶＯ
ＬＫ Ａ −ｇの幅を制御する。各ＲＯＶＯＬＫ Ａ〜
Ｅは、次々に約１０ナノ秒（ｎ５ｅｃ ）の遅れをもっ
ている。
Ｎ０ＦＬゲート１２４からの受信クロック信号ＢＯＶＯ
ＬＫは、１夕１」入力兼タリ出力シフトレジスタである
データシフトレジスタ１４０のクロック端子ＯＰに入力
される。主チャンネルＰＲＩＯＨＬからのマンチェスタ
符号化イ１号は、またデータシフトレジスタ１４００１
つのデータ入力端子Ｂに入力される。
ＬＫは、１夕１」入力兼タリ出力シフトレジスタである
データシフトレジスタ１４０のクロック端子ＯＰに入力
される。主チャンネルＰＲＩＯＨＬからのマンチェスタ
符号化イ１号は、またデータシフトレジスタ１４００１
つのデータ入力端子Ｂに入力される。
データシフトレジスタの他の端子は、論理値１を表わす
高電圧源に接続され、主チャンネルＰａｌ０ＨＬからの
受信信号との論理積をとられる。レジスタ１４０のマス
ターリセット端子元は、論理値１を表わす高′電圧源Ｖ
ｃｃに接続されている。その結果、マンチェスタビット
セルの各半ビツトセルの電圧レベルのサンプルが各半ビ
ツトセルのはホ中央でサンプルされ、データシフトレジ
スタ１４０に記憶すれる。各マンチェスタピットセルの
最初の半ピットセルのデータの論理値は、ＮＦＬＺ形式
で各マンチェスタピットセルの情報内容を表わすものと
して用いられる。各マンチェスタピットセルの各ビット
セルによって表わされる論理値は、コード違反を生じた
かどうか、およびいつ生じたかを検出するのに用いられ
る。
高電圧源に接続され、主チャンネルＰａｌ０ＨＬからの
受信信号との論理積をとられる。レジスタ１４０のマス
ターリセット端子元は、論理値１を表わす高′電圧源Ｖ
ｃｃに接続されている。その結果、マンチェスタビット
セルの各半ビツトセルの電圧レベルのサンプルが各半ビ
ツトセルのはホ中央でサンプルされ、データシフトレジ
スタ１４０に記憶すれる。各マンチェスタピットセルの
最初の半ピットセルのデータの論理値は、ＮＦＬＺ形式
で各マンチェスタピットセルの情報内容を表わすものと
して用いられる。各マンチェスタピットセルの各ビット
セルによって表わされる論理値は、コード違反を生じた
かどうか、およびいつ生じたかを検出するのに用いられ
る。
遅延線発振器１２０は、第５図に示されるように、反転
入力をもつＡＮＤゲー）１４２ 、遅延回路１４４およ
びＮＯＲゲー’） １４６とから構成される。
入力をもつＡＮＤゲー）１４２ 、遅延回路１４４およ
びＮＯＲゲー’） １４６とから構成される。
ＡＮＤゲー）１２２，１２６および１３０とＮＯＲゲ−
）１２４を含む論理回路１４８は、主ノくバスＰＲＩＰ
ＵＬおよび出力の一部が反転されたデコーダシフトレジ
スタ１１６の選択された出力とにより受信クロック信号
１０ＶＯＬＫをつくる。信号Ｒ，０ＶＯＬＫＡ−Ｅはタ
ップ付遅延線１３６によってつくられ、デコードされた
マンチェスタデータに作用する論理回路の回路遅延を補
償するのに用いられる。
）１２４を含む論理回路１４８は、主ノくバスＰＲＩＰ
ＵＬおよび出力の一部が反転されたデコーダシフトレジ
スタ１１６の選択された出力とにより受信クロック信号
１０ＶＯＬＫをつくる。信号Ｒ，０ＶＯＬＫＡ−Ｅはタ
ップ付遅延線１３６によってつくられ、デコードされた
マンチェスタデータに作用する論理回路の回路遅延を補
償するのに用いられる。
第５図の列では、市販されているアメリカ合衆国０４１
０６メイン州サウスポートランドのフェアチャイルドカ
メラア／ドインスツルメント社の次の回路を用いている
。データシフトレジスタ１６．４０はモデルＦ１６４
、排他的論理和ｇｏａゲート１２は、Ｆｅ２，７リツプ
フロツプ３４はＦ７４．ゲート２２．２４．２６および
３０は、Ｆｅ４．そしてインバータ２８．３２および３
Ｂは、ＦＯ４を用いる。
０６メイン州サウスポートランドのフェアチャイルドカ
メラア／ドインスツルメント社の次の回路を用いている
。データシフトレジスタ１６．４０はモデルＦ１６４
、排他的論理和ｇｏａゲート１２は、Ｆｅ２，７リツプ
フロツプ３４はＦ７４．ゲート２２．２４．２６および
３０は、Ｆｅ４．そしてインバータ２８．３２および３
Ｂは、ＦＯ４を用いる。
ローカルエリアネットワークの全てのフレームは、フレ
ーム開始デリミタＳＦＤ １４およびフレーム終了デリ
ミタＢＦＤ １６をもっているので、フレーム開始デリ
ミタ８ＦＤ １４およびフレーム終了デリミクＢＦＤ
１６の各半ビツトセルの論理値の特有のおよび予め決め
られたパターンを検出する能力をもったローカルエリア
ネットワークのモジュールツバスインター７エイスユニ
ツトの重要性は、明らかである。
ーム開始デリミタＳＦＤ １４およびフレーム終了デリ
ミタＢＦＤ １６をもっているので、フレーム開始デリ
ミタ８ＦＤ １４およびフレーム終了デリミクＢＦＤ
１６の各半ビツトセルの論理値の特有のおよび予め決め
られたパターンを検出する能力をもったローカルエリア
ネットワークのモジュールツバスインター７エイスユニ
ツトの重要性は、明らかである。
上記説明より本発明の検出器が、マンチェスタ符号化デ
ータ信号の予め決められたパターンをリアルタイムで検
出する能力、特に符号化データ信号がコード違反を含む
ときに、これらのパターンを検出する能力をもっている
ことは明らかである。
ータ信号の予め決められたパターンをリアルタイムで検
出する能力、特に符号化データ信号がコード違反を含む
ときに、これらのパターンを検出する能力をもっている
ことは明らかである。
実施列をもって本発明について記述したが、説明は理解
のためであシ２本発明の範囲を限定するものではない。
のためであシ２本発明の範囲を限定するものではない。
当業者は、特許請求の範囲内で種々の修正や変更を考え
ることが可能である。
ることが可能である。
第１図は、本発明の一実施例の検出器の概略構成図であ
る。 第２図は、フレーム開始デリミタおよびフレーム終了デ
リミタの波形を示す。 第３図は、トークンパスフレームの形式を示す。 第４図は、インフォーメーションフレームノ形式を示す
。 ｇ ５１５１ｊ、マンチェスタデコーダの一実施例の概
略構成図である。 第６図は、第５図の動作を示す代表的な波形図である。 １０：マンチェスタデコーダ １２−１．１２−２：シ
フトレジスタ１４： フレーム開始デリミタ １６；フ
レーム終了デリミタ１８： プログラマブルロジックア
レイ２０：２人力ＮＡＮＤゲート２２ 、２６ ：ラツ
チ ２４：３人力ＮＡＮＤゲート２８： トーク／バス
フレーム ４０：インフォーメーションフレーム１１２
：排他的論理和グー） １１８：インメータ１１４：固
定遅延回路 １１６：デコーダシフトレジスタ１２０：
遅延線発振器 １２４：ＮＯａゲート１２６：ＡＮＤゲ
ート １２８：インノ（−タ１３０：ＡＮＤゲー） １
３２：インノく−タ１３４：Ｄ−７リツプフロツブ １
３６：タツプ付遅延線１４０：データシフトレジスタ
−４２：ＡＮＤゲート１４４：固定遅延回路 １４６：
ＮＯＲ，ゲート特許出願人 ノ・ネウエル・インコーポ
レーテツド代理人 弁理士 松 下 義 治 々 四 在 已 佛 ぜ 掬 会 画 区 〜・ コード違反 １万”ｒｔｓ、Ｅ− 手 続 補 正 書 （自発） 昭和６０年４月Ｓ 日 特許庁技官 志 賀 学 殿 ！湊 １事件の表示 昭和６０年特許願第１’１７３７号 ２、発明の名称 検出器 ３補正をする者 事件との関係 特許出願人 名称 ハネウェル・インコーポンーテツｔ４、代理人 居 所 〒１５０東京都渋谷区渋谷２丁目１２番１９号
長井インターナショナルビル 山武ハネウェル株式会社内 電話（４８６１２４９５（代表１ 氏 名 （７９２１）弁理士 松 下 義 治・、゛；
−゛５補正の対家 、− （１） 願書の代表者の欄 （２）委任状およびその訳文
る。 第２図は、フレーム開始デリミタおよびフレーム終了デ
リミタの波形を示す。 第３図は、トークンパスフレームの形式を示す。 第４図は、インフォーメーションフレームノ形式を示す
。 ｇ ５１５１ｊ、マンチェスタデコーダの一実施例の概
略構成図である。 第６図は、第５図の動作を示す代表的な波形図である。 １０：マンチェスタデコーダ １２−１．１２−２：シ
フトレジスタ１４： フレーム開始デリミタ １６；フ
レーム終了デリミタ１８： プログラマブルロジックア
レイ２０：２人力ＮＡＮＤゲート２２ 、２６ ：ラツ
チ ２４：３人力ＮＡＮＤゲート２８： トーク／バス
フレーム ４０：インフォーメーションフレーム１１２
：排他的論理和グー） １１８：インメータ１１４：固
定遅延回路 １１６：デコーダシフトレジスタ１２０：
遅延線発振器 １２４：ＮＯａゲート１２６：ＡＮＤゲ
ート １２８：インノ（−タ１３０：ＡＮＤゲー） １
３２：インノく−タ１３４：Ｄ−７リツプフロツブ １
３６：タツプ付遅延線１４０：データシフトレジスタ
−４２：ＡＮＤゲート１４４：固定遅延回路 １４６：
ＮＯＲ，ゲート特許出願人 ノ・ネウエル・インコーポ
レーテツド代理人 弁理士 松 下 義 治 々 四 在 已 佛 ぜ 掬 会 画 区 〜・ コード違反 １万”ｒｔｓ、Ｅ− 手 続 補 正 書 （自発） 昭和６０年４月Ｓ 日 特許庁技官 志 賀 学 殿 ！湊 １事件の表示 昭和６０年特許願第１’１７３７号 ２、発明の名称 検出器 ３補正をする者 事件との関係 特許出願人 名称 ハネウェル・インコーポンーテツｔ４、代理人 居 所 〒１５０東京都渋谷区渋谷２丁目１２番１９号
長井インターナショナルビル 山武ハネウェル株式会社内 電話（４８６１２４９５（代表１ 氏 名 （７９２１）弁理士 松 下 義 治・、゛；
−゛５補正の対家 、− （１） 願書の代表者の欄 （２）委任状およびその訳文
Claims (5)
- （１）直列に伝送されるマンチェスタ符号化データ信号
のデータの各ビットが、２つの半ピットセルに分割可能
な各マンチェスタビットセルで表わされるマンチェスタ
符号化データの特有のパターンを検出する検出器におい
て、受信信号の各マンチェスタビットセルの各半ピット
セルのほぼ中央における一方向の電圧遷移をもち、かつ
、符号化データ信号の受信と同期している受信クロック
信号を発生する手段、 符号化データ信号と受信クロック信号が入力され、受信
りＰツクの一方向の電圧遷移毎に、符号化データ信号の
予め決められた数の半ビツトセルの電圧レベルをストア
する受信データシフトレジスタ手段、 および 受信データシフトレジスタ手段にストアされた電圧レベ
ルが入力され、その電圧のパターンが、上記特有のパタ
ーンであるときに、出力信号を出力するプログラマブル
アレイロジック手段、 をもつことを特徴とする検出器。 - （２）半ビツトセルの予め決められた数が１６である特
許請求の範囲第１項記載の検出器。 - （３） データの各ビットが％２つの半ビツトセルに分
割可能な各ビットセルで表わされ、その２進値かはほそ
の半ビツトセルの間で生じる電圧レベルの遷移で決定さ
れるマンチェスタ符号化データの予め決められたパター
ンを検出するマンチェスタ符号化データ信号用検出器に
おいて、マンチェスタ符号化データ信号が入力されるデ
ータ入力端子と、データ入力端子に入力されるマンチェ
スタ符号化データ信号の各半ビツトセルのほぼ中央にお
いて生じる１つのタイプの電圧レベル遷移をもつ受信ク
ロック信号が入力され、各マンチェスタセルの各半ピッ
トセルのほぼ中央に生じる電圧レベルがデータレジスタ
に同期入力されかつシフトされるようにするクロック入
力端子と、正の整数であるｎ個の出力端子とをもつ続さ
れた入力端子をもち、受信データシフトレジスタのｎ出
力端子が上記の予め決められたパターンをもつときに、
出力信号を出力するグログラマプルアレイロジック手段
、 および グログラマプルアレイロジック手段の出力が入力され、
クリアされるまでその出力信号を記憶するラッチ手段、 と金もつことを特徴とする検出器。 - （４）ｎ＝８である特許請求の範囲第３項記載の検出器
。 - （５）１つのタイプの電圧レベルが低レベルから高レベ
ルへの電圧遷移である特許請求の範囲第４項記載の検出
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/573,899 US4631695A (en) | 1984-01-26 | 1984-01-26 | Detector of predetermined patterns of encoded data signals |
| US573899 | 1984-01-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60217751A true JPS60217751A (ja) | 1985-10-31 |
| JPH0462503B2 JPH0462503B2 (ja) | 1992-10-06 |
Family
ID=24293835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011737A Granted JPS60217751A (ja) | 1984-01-26 | 1985-01-24 | 検出器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4631695A (ja) |
| EP (1) | EP0151430B1 (ja) |
| JP (1) | JPS60217751A (ja) |
| AU (1) | AU571921B2 (ja) |
| CA (1) | CA1237816A (ja) |
| DE (1) | DE3577790D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542420A (en) * | 1984-01-24 | 1985-09-17 | Honeywell Inc. | Manchester decoder |
| US4766569A (en) * | 1985-03-04 | 1988-08-23 | Lattice Semiconductor Corporation | Programmable logic array |
| US4752841A (en) * | 1986-12-19 | 1988-06-21 | Eastman Kodak Company | Address mark encoding for a record storage medium |
| US4847831A (en) * | 1987-03-30 | 1989-07-11 | Honeywell Inc. | Bidirectional repeater for manchester encoded data signals |
| GB2303263A (en) * | 1995-07-08 | 1997-02-12 | Measurement Tech Ltd | Conversion of pulse stream into Fieldbus data stream. |
| US5682405A (en) * | 1995-09-29 | 1997-10-28 | Dallas Semiconductor Corporation | Ones density monitor |
| AU8914098A (en) * | 1997-08-20 | 1999-03-08 | Sarnoff Corporation | Remote vehicle data interface tag system |
| US6064705A (en) * | 1997-08-20 | 2000-05-16 | Sarnoff Corporation | Manchester encoding and decoding system |
| US7170870B2 (en) * | 2002-05-07 | 2007-01-30 | Microsoft Corporation | Data packet transmission for channel-sharing collocated wireless devices |
| JP2007221655A (ja) * | 2006-02-20 | 2007-08-30 | Oki Electric Ind Co Ltd | 無線装置およびその電力制御方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3818348A (en) * | 1971-05-17 | 1974-06-18 | Communications Satellite Corp | Unique word detection in digital burst communication systems |
| US3747067A (en) * | 1971-08-30 | 1973-07-17 | American Multiplex Syst Inc | Method and apparatus for data transmission |
| US3760355A (en) * | 1972-03-08 | 1973-09-18 | Motorola Inc | Digital pattern detector |
| GB1425033A (en) * | 1972-03-10 | 1976-02-18 | Hendrickson A E | Data signal recogniion apparatus |
| US3855576A (en) * | 1973-05-29 | 1974-12-17 | Motorola Inc | Asynchronous internally clocked sequential digital word detector |
| SE384115B (sv) * | 1973-11-22 | 1976-04-12 | Ericsson Telefon Ab L M | Anordning for verifiering av att en mottagen signal innehaller ett visst pulsmonster |
| US3979746A (en) * | 1975-04-28 | 1976-09-07 | The United States Of America As Represented By The Secretary Of The Navy | High-speed Manchester code demodulator |
| US4246569A (en) * | 1977-07-14 | 1981-01-20 | Independent Broadcasting Authority | Digital recognition circuits |
| US4205302A (en) * | 1977-10-28 | 1980-05-27 | Einar Godo | Word recognizing system |
| US4404542A (en) * | 1980-12-05 | 1983-09-13 | Rca Corporation | Digital sequence detector |
| US4542420A (en) * | 1984-01-24 | 1985-09-17 | Honeywell Inc. | Manchester decoder |
-
1984
- 1984-01-26 US US06/573,899 patent/US4631695A/en not_active Expired - Lifetime
-
1985
- 1985-01-23 DE DE8585100645T patent/DE3577790D1/de not_active Expired - Fee Related
- 1985-01-23 EP EP85100645A patent/EP0151430B1/en not_active Expired
- 1985-01-24 JP JP60011737A patent/JPS60217751A/ja active Granted
- 1985-01-25 CA CA000472838A patent/CA1237816A/en not_active Expired
- 1985-01-25 AU AU38078/85A patent/AU571921B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US4631695A (en) | 1986-12-23 |
| AU3807885A (en) | 1985-08-01 |
| DE3577790D1 (de) | 1990-06-21 |
| EP0151430B1 (en) | 1990-05-16 |
| EP0151430A2 (en) | 1985-08-14 |
| AU571921B2 (en) | 1988-04-28 |
| JPH0462503B2 (ja) | 1992-10-06 |
| CA1237816A (en) | 1988-06-07 |
| EP0151430A3 (en) | 1987-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542420A (en) | Manchester decoder | |
| EP0153838B1 (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| JPS60217751A (ja) | 検出器 | |
| JPH11177639A (ja) | データ伝送装置 | |
| JPS59141855A (ja) | Ｃｍｉデコ−ダ | |
| DK163776B (da) | Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler | |
| RU2029364C1 (ru) | Устройство для моделирования систем передачи данных | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| RU2207614C1 (ru) | Устройство для ввода информации | |
| JPH05347651A (ja) | データフレーム間の休止時間設定回路 | |
| RU2084950C1 (ru) | Устройство для модификации адреса в цифровой сети | |
| SU1068927A1 (ru) | Устройство дл ввода информации | |
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| GB1560834A (en) | Apparatus for generating at an output terminal thereof a succession of output bits representative of information contained in an arbitrary sequence of information bits applied to an input terminal thereof | |
| SU1024898A2 (ru) | Устройство дл сопр жени дискретных датчиков с электронной вычислительной машиной | |
| JP2999020B2 (ja) | 音声ミキシング部におけるグルーピング処理方式 | |
| SU1259506A1 (ru) | Стартстопное приемное устройство | |
| JPH01233850A (ja) | タイミング方式 | |
| KR200155943Y1 (ko) | 고위데이터 링크제어에서의 제로삽입 및 제거장치 | |
| SU1686452A1 (ru) | Устройство дл сопр жени ЭВМ с каналом передачи данных | |
| SU1647580A1 (ru) | Устройство дл сопр жени ЭВМ с каналом передачи данных | |
| JPS63312754A (ja) | エラ−発生回路 | |
| SU1260969A2 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном звукозаписи | |
| SU1472903A1 (ru) | Устройство дл модификации адреса в цифровой сети | |
| SU1151944A1 (ru) | Устройство дл вывода цифровой информации |