JPS60219563A - 位相ずれ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えば自動周波数調整回路に使用感れる位相
のずれ全検出するための装置に関するものである。

〔従来技術〕

第１図は従来の位相ずれ検出装置を示す図であり、第２
図は第１図の主要部分のタイム・チャートである。

第１図において（イ）は入力信号、（ロ）は基準信号。

（ハ）はクロック、に）は１ビット以上の２進数からな
る出力信号、（１ａ）および（１ｂ）はそれぞれ入力信
号（イ）または基準色号仲）が負の電圧から正の電圧に
なる点を検出しパルスを出力するゼロクロス検出回路、
（２）は２つのゼロクロス検出回路（１ａ）および（１
ｂ）の出力でそれぞれセットおよびリセットきれるフリ
ップ・フロップ、（３）はゼロクロス検出回路（１ｂ）
の出力信号を遅延させるための遅延回路、（４）はフリ
ップ拳フロップ（２）の出力信号の状態でカウント動作
を行うカウンタ、（５）はカウンタ（４）の出力信号を
一時保持するレジスタ、（６）は位相ずれ検出のための
基準信号を出力する基準信号発生回路、（ホ）はセロク
ロス検出回路（１ａ）の出力信号、（へ）はゼロクロス
検出装置（１ｂ）の出力信号。

（ト）はフリップ・フロップ（２）の出力信号、（イ）
は遅延回路（３）の出力信号、（男はカウンタ（４）の
出力信号である。

また第２図における（イ）〜（力は第１図における同一
信号の箇所の波形である。

従来の位相ずれ検出装置は上記のように構成され、入力
信号（イ）がゼロクロス検出回路（１ａ）に入力烙れる
とゼロクロス検出回路（１ａ）は入力信号（イ）が負の
電圧から正の電圧になる点を検出しパルス全出力する。

一方基準信号発生回路（６）から出力芒れる一定位相の
基準信号（ロ）も前記入力信号（イ）と同様にセロクロ
ス検出回路（１ｂ）により負の電圧から正の電圧になる
点を検出され、セロクロス検出回路の出力端にはパルス
が出力でれる。こわら２つのゼロクロス検出回路（１ａ
）および”（１ｂ）より出力はれるパルスによりフリッ
プ・フロップ（２）はセットおよびリセットされ、その
状態ヶカウンタ（４）に出力する。カウンタ（４）はフ
リップ・フロップの論理の状態により論理が“１”の時
は計数動作が有効となり、また論理が“０”の時は計数
が停止される。またゼロクロス検出回路（１ｂ）の出力
信号が入力された遅延回路は、基準信号が負の電圧から
正の電圧に変化する点のセロクロスパルス全一定の時間
だけ遅延させ前記カウンタ（４）ヘリセット信号として
田方する。このためカウンタ（４）の計数は入力信号（
イ）が負の電圧から正の電圧になる瞬間に開始され基準
信号−）が負の電圧から正の電圧になる瞬間まで行われ
る結果、基準信号−）と入力信号（イ）の位相が一致し
ないかぎりはカウンタ（４）は入力信号（イ）と基準信
号（ロ）の位相ずれの分の時間だけ計数動作を行う。カ
ウンタ（４）が遅延回路（３）の出力信号でリセットさ
れる前の状態をレジスタ（５）はカウンタ（４）がリセ
ットされるのと同一の遅延回路（３）の出力信号により
一時保持するのでレジスタ（５１ヲ監視することにより
入力信号（イ）の位相すれを検出することが可能である
。

しかるに上記従来装置においてはその位相ずれの検出精
度が基準信号（ロ）Ｋゆだねられるため精度をあげよう
とすればする程、基準信号発生回路（６）が複雑匠なり
経済性が悪くなり、また基準信号発生回路（６）が一定
位相の信号しか出力できないため。

あらかじめ設定された周波数帯での位相ずれの検出にし
か使用できないと言う欠点があった。

［発明の概要〕 この発明は力）かる欠点全改善する目的でなされたもの
で、入力信号をある電位をスレッショールド・レベルと
１−て識別する比較器の出力で計数した値と、あらかじ
め装置外部から入力された１ビット以上の２進数からな
る基準信号の値とを減算器により減算することで基準信
号に対しての位相すれを検出することのできる。経済性
の良い、また検出する位相が一定でないシステムにおい
ても。

装置外部から入力される基準信号の値を変化きせること
により使用できるようにした位相すれ検出装置を提案す
るものである。

〔発明の実施例〕

第３図はこの発明の一実施例を示す図であり。

第４図は第３図の主要部分のタイム・チャートである。

第３図において（イ）、　（／ｉ、に）、（４）および
（５）は第１図に示したものと同じである。休）は１ビ
ット以上の２進数からなる基準信号、（７１はある電位
をスレッショールド・レベルとして入力信号を識別する
比較器、（８）は比較器（７）の出力信号の波尾を検出
するための波尾微分回路、（９Ｉは入力された２組の１
ビット以上の２進数どうしの減算ヲ行うための減算器、
Ｑりは波尾微分回路（８）の出力信号、（ヲ）はカウン
タ（４）の出力信号、ｖ）はレジスタ（５）の出力信号
で１ビット以上の２進数、（イ））は比較器・、ｆ７１
のスレッショールド・レベルを決定するための基準電圧
、（ヨ）は比較器（７１の出力信号である。

また第４図における（イ）、（ハ）、に）およびし）〜
（ヨ）は第３図における同一記号の箇所の波形である。

第３図において入力信号（イ）と基準電圧（イ））の与
えられた比較器（７））は基準電圧（ｆｙ）　ｉスレッ
ショールド・レベルとして入力信号の電圧全識別して出
力し。

この比較器出力が入力された波尾微分回路は峰の波尾の
点、つまり論理が“１”から“０”に切り換わる点を検
出し、クロック（ハ）に同期してそのクロックの一周期
の幅だけパルスを出力する。

一方３つの入力端の内の第１の入力端（Ｅ）に前記比較
器（７）の出力信号が入力され、第２の入力端（Ｔｌに
はクロック（ハ）が入力爆れ、第３の入力端（Ｒ）には
前記波尾微分回路（８）の出力信号がリセット信号とし
て入力される。カウンタ（４）は第１の入力端（Ｅ）に
与えられた比較器（７））の出力信号（ヨ）が論理“１
”の時だけカウントが実行され出力信号（ヨ）が論理“
０”になる壕で続けられ、論理“０”になった瞬間にカ
ウンタ（４）の出力端（Ｑ、）の内容はカウント動作が
行なわれて停止する直前の値を出力する。

この瞬間に波尾微分回路（８１かも出力信号Ｑりが出力
烙わレジスタ（５）はカウンタ（４）が出力信号Ｑ→に
よりリセツ）１れる前にカウンタ（４）の内容金一時保
持する。このレジスタ（５）の内容とあらかじめ与えら
れた基準信号し）の値とを減算器（９＋により減舞する
。次式に減算器（９１の出力結果を示す。

減算器（９Ｉの出力値−レジスタ（５）の出力値−基準
信号側）の値 上記に示すように減算器（９ｉの出力の値を監視するこ
とにより入力信号（イ）の基準信号シ）に対する位相ず
れを検出できる。

また入力信号（イ）の基準電圧（イ））を境にした負の
電圧から正の電圧の切り換わり点、または正の電圧から
負の電圧の切り換わり点のどちらかで位相ずれの状態が
更新される結果、常に最新の位相ずれ情報全検出するこ
とができる。

〔発明の効果〕 この発明は以上説明した通り、入力信号を比較器により
識別し、識別−ｇｈた信号の論理″１”または論理°“
０”の状態をカウンタにて時間計測した値とあらかじめ
装置外部から与えられた基準信号とを減算することで基
準信号に対する位相のずれが検出でき、！た基準信号の
値を装置外部から任意に設定することにより周波数帯の
異なるシステムにおいての位相ずれ検出全可能にし、ま
た。

位相ずれ検出精度を高める場合においても経済性を向上
させ、入力信号に直流電圧成分が重着キれている場合に
おいても位相ずれ音検出できる効果がある。

【図面の簡単な説明】

第１図は従来の位相すれ検出装＠を示す図、第２図は第
１図の主要部分のタイム・チャート、第３図はこの発明
の一実施例を示す図、第４図は第３図の主要油分のタイ
ム・チャートである。 図において（１ａ）および（１ｂ）はゼロクロス検出回
路、（２）はフリップ−フロック、（３）は遅延回路。 （４）はカウンタ、（５）はレジスタ、（６）は基準信
号発生回路、（７）は比較器、（８）は波尾微分回路、
（９１は減算器、（イ）は入力信号、（ハ）はクロック
、に）は出力信号。 ■）は基準信号である。 なお９図中同一符号は同一または相当部分？示す、 代理人大岩増雄 如　２　図 第　４１１

Claims (1)

1. 【特許請求の範囲】 周期性のある入力信号をある電位全スレッショールド・
   レベルとして識別する比較器と、この比較器の出力信号
   を入力し、上記比較器の出力信号が波尾になった瞬間だ
   けパルスを出力する波尾微分回路と、３つの入力端の内
   の第１の入力端に前記比較器の出力信号を入カレ、第２
   の入力端にはクロックを入力し、＠３の入力端には前記
   波尾微分回路の出力信号全入力し、前記第１の入力端に
   与えられた信号で前記第２の入力端に与えられたクロッ
   クに同期してカウント動作を行い前記第３の入力端に与
   えられた信号で初期化きれるカウンタと、２つの入力端
   の内の第１の入力端に前記カウンタの出力イｇ号が入力
   され、他方第２の入力端には前記波尾微分回路の出力信
   号が入力きれ、前記第１の入力端に与えられた信号を前
   記第２の入力端に与えられた信号で一時保持するレジス
   タと。 ２つの入力端の一方の第１の入力端には前記レジスタの
   出力信号が入力芒れ、他方第２の入力端には１ビット以
   上の２進数からなる基準信号が入力嘔れ、前記第１およ
   び第２の入力端に与えられた２進数の減算を行いその結
   果を出力する減算器とからなることを特徴とした位相ず
   れ検出装置。