JPS60220871A - 位相差検出装置 - Google Patents
位相差検出装置Info
- Publication number
- JPS60220871A JPS60220871A JP59076986A JP7698684A JPS60220871A JP S60220871 A JPS60220871 A JP S60220871A JP 59076986 A JP59076986 A JP 59076986A JP 7698684 A JP7698684 A JP 7698684A JP S60220871 A JPS60220871 A JP S60220871A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- zero
- signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Phase Differences (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は周期的に繰り返す波形において、２つの信号
の位相差を検出するための装置に関するものである。
の位相差を検出するための装置に関するものである。
第１図は、従来のこの種の位相差検出装置のブロック図
である。図において、（ＩＡ）、（ＩＢ）は入力された
電圧が負から正になる点を検出し、ノ（ルスを発生する
第１．第２のゼロクロス検出回路、（２）はセット入力
とリセット入力によシ、ノ（ルスを発生するフリップ・
フロップ、（３１は入力信号全積分して平滑する積分回
路である。 − 従来の位相差検出装置は上記の−ように構成され。
である。図において、（ＩＡ）、（ＩＢ）は入力された
電圧が負から正になる点を検出し、ノ（ルスを発生する
第１．第２のゼロクロス検出回路、（２）はセット入力
とリセット入力によシ、ノ（ルスを発生するフリップ・
フロップ、（３１は入力信号全積分して平滑する積分回
路である。 − 従来の位相差検出装置は上記の−ように構成され。
第１の周波数の正弦波ａが第１のゼロクロス検出回路（
ＩＡ）に入力されると、入力された時点のノくルス波形
Ｃが出力し、フリップ・グーロツプ（２１のセラ：・入
力端子に入力され、フリップ・フロップ（２１の出力ｅ
は、論理１の状態になる。次に第２の周波数の正弦波す
が第２のゼロクロス検出回路（ＩＢ）に人力されると、
その時点のパルス波形ｄが出力し。
ＩＡ）に入力されると、入力された時点のノくルス波形
Ｃが出力し、フリップ・グーロツプ（２１のセラ：・入
力端子に入力され、フリップ・フロップ（２１の出力ｅ
は、論理１の状態になる。次に第２の周波数の正弦波す
が第２のゼロクロス検出回路（ＩＢ）に人力されると、
その時点のパルス波形ｄが出力し。
フリップ・フロップ（２１のリセット入力端子に入力さ
れ、フリップ・フロツーｉ １２＋の出力・は、論理０
の状態に々る。このフリップ・フロップ（２）の出力信
号ｅは積分回路（３１に入力され、平滑された信号ｆが
出力する。そのタイムチャート全第２図に示す。
れ、フリップ・フロツーｉ １２＋の出力・は、論理０
の状態に々る。このフリップ・フロップ（２）の出力信
号ｅは積分回路（３１に入力され、平滑された信号ｆが
出力する。そのタイムチャート全第２図に示す。
しかるに上記１位相差検出装置では、フリップ・フロッ
プ＋２１の出力を積分回路で平滑して出力するために入
力信号の位相差が同じであっても１周波数により、変動
するので１周波数により位相差と検出装置の出力との関
係を換算しなければならないという欠点があった。
プ＋２１の出力を積分回路で平滑して出力するために入
力信号の位相差が同じであっても１周波数により、変動
するので１周波数により位相差と検出装置の出力との関
係を換算しなければならないという欠点があった。
この発明は、かかる欠点を改善する目的でなされたもの
で位相差を検出するために、カウンタに入力されるクロ
ック数全ソリツブ・フロップ及び遅延回路で制御し、そ
の人力クロック数をレジスタに保持させることによシ、
どんな周波数でも。
で位相差を検出するために、カウンタに入力されるクロ
ック数全ソリツブ・フロップ及び遅延回路で制御し、そ
の人力クロック数をレジスタに保持させることによシ、
どんな周波数でも。
位相差に比例した値を出力できる装置を提案するもので
ある。
ある。
第３図はこの発明の一実施例を示すブロック図であり、
ＣＩＡ）、（ＩＢ）は入力された電圧が負から正に彦る
点會検出し、パルスを発生する第１及び第２のゼロクロ
ス検出回路、（２）はセット入力とリセット入力により
パルスを発生するフリップ・フロップ、（４）は入力デ
ータを保持す仝とジスタ、（５）はクロック信号に同期
して信号が遅れる遅延回路。
ＣＩＡ）、（ＩＢ）は入力された電圧が負から正に彦る
点會検出し、パルスを発生する第１及び第２のゼロクロ
ス検出回路、（２）はセット入力とリセット入力により
パルスを発生するフリップ・フロップ、（４）は入力デ
ータを保持す仝とジスタ、（５）はクロック信号に同期
して信号が遅れる遅延回路。
（６）はデジタル信号をアナログ信号に変換するＤ／Ａ
変換器である。
変換器である。
この発明の動作について説明する。第３図において、第
１及び第２のゼロクロス検出回路（ＩＡ）１（ＩＢ）及
びフリップ・フロップ（２）の動作は従来装置の第１図
の説明と同じで、フリップ・フロップ（２１の出力は位
相差の幅のパルスｅが出力される。この信号ｅが入力さ
れると２位相差す幅だけ、クロック信号ｆのクロック数
がカウントされ、カウンタ（４）の出力りが上昇し、止
まる。そして、その出力信号りが、遅延回路（６１の出
力信号ｉの立ち上がシで、レジスタ（５）に保持され、
出力信号ｊにその時のカウント数が出力される。そこで
レジスタ（５）の出力信号ｊはＤ／Ａ変換器（７１でア
ナログ信号ｋＫ変換され、出力される。ところで、カウ
ンタ（４）は次の検出に備えて、遅延回路（６）の出力
信号１の立ち上がりによりカウンタの出力りは０にリセ
ットされている。
１及び第２のゼロクロス検出回路（ＩＡ）１（ＩＢ）及
びフリップ・フロップ（２）の動作は従来装置の第１図
の説明と同じで、フリップ・フロップ（２１の出力は位
相差の幅のパルスｅが出力される。この信号ｅが入力さ
れると２位相差す幅だけ、クロック信号ｆのクロック数
がカウントされ、カウンタ（４）の出力りが上昇し、止
まる。そして、その出力信号りが、遅延回路（６１の出
力信号ｉの立ち上がシで、レジスタ（５）に保持され、
出力信号ｊにその時のカウント数が出力される。そこで
レジスタ（５）の出力信号ｊはＤ／Ａ変換器（７１でア
ナログ信号ｋＫ変換され、出力される。ところで、カウ
ンタ（４）は次の検出に備えて、遅延回路（６）の出力
信号１の立ち上がりによりカウンタの出力りは０にリセ
ットされている。
第４図にこの実施例のタイムチャートを示す。
以上説明したように、この発明によれば１色々の周波数
の位相差をクロック信号のパルス幅の精度で検出できる
。
の位相差をクロック信号のパルス幅の精度で検出できる
。
第１図は従来の位相差検出装置を示すブロック図、第２
図は、第１図のタイムチャートを示す図。 第３図はこの発明の一実施例上示すブロック図。 第４図は第３図のタイムチャートを示す図である。 図において（ＩＡ）、 （ＩＢ）は第１及び第２のゼロ
クロス検出回路、（２）はフリップ・フロップ、（３１
は積分回路、（４１はカウンタ、（５）はレジスタ、（
６）はクロックに同期して遅延する遅延回路、（７）は
Ｄ／Ａ変換器である。 ｋお９図中同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第１図 第２図 第４図
図は、第１図のタイムチャートを示す図。 第３図はこの発明の一実施例上示すブロック図。 第４図は第３図のタイムチャートを示す図である。 図において（ＩＡ）、 （ＩＢ）は第１及び第２のゼロ
クロス検出回路、（２）はフリップ・フロップ、（３１
は積分回路、（４１はカウンタ、（５）はレジスタ、（
６）はクロックに同期して遅延する遅延回路、（７）は
Ｄ／Ａ変換器である。 ｋお９図中同一あるいは相当部分には同一符号を付して
示しである。 代理人大岩増雄 第１図 第２図 第４図
Claims (1)
- 基準信号を入力し、その基準信号が負から正に在るとパ
ルスを発生する第１のゼロクロス検出回路と、入力信号
全入力し、その信号が負から正になるとパルスを発生す
る第２のゼロクロス検出回路と、２つの入力端の第１の
入力端に上記第１のゼロクロス検出回路の出力を入力し
、第２の入力端には、上記、第２のゼロクロス検出回路
の出力を入力したフリップ・フロップと、上記第２のゼ
ロクロス検出回路の出力信号を入力し、遅延させた出力
信号を出力する遅延回路と、３つの入力端の第１の入力
端に上記フリップ・フロップの出力がつながれ、第２の
入力端に基準クロック信号を入力し、第３の入力端には
上記遅延回路の出力が入力されたカウンタと、２つの入
力端の第１の入力端に上記カウンタの出力が入力され、
第２の入力端には上記遅延回路の出力が入力され、デー
タを保持するレジスタと、上記レジスタの出力を入力し
、アナログ信号に変換するＤ／Ａ変換器とを備えたこと
を特徴とする位相差検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076986A JPS60220871A (ja) | 1984-04-17 | 1984-04-17 | 位相差検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076986A JPS60220871A (ja) | 1984-04-17 | 1984-04-17 | 位相差検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60220871A true JPS60220871A (ja) | 1985-11-05 |
Family
ID=13621095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076986A Pending JPS60220871A (ja) | 1984-04-17 | 1984-04-17 | 位相差検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013108590A1 (ja) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | 直交変換誤差補正装置 |
-
1984
- 1984-04-17 JP JP59076986A patent/JPS60220871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013108590A1 (ja) * | 2012-01-20 | 2013-07-25 | パナソニック株式会社 | 直交変換誤差補正装置 |
| US8897350B2 (en) | 2012-01-20 | 2014-11-25 | Panasonic Corporation | Orthogonal transform error corrector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204842A (ja) | Ｅｃｌ差動信号を受取りｃｍｏｓ互換性のある出力信号を発生するための論理インターフェース回路 | |
| JP3467975B2 (ja) | 位相検出回路 | |
| KR950035185A (ko) | 필터가 필요없는 트위스티드 페어용 프리코드된 파형 송신기 | |
| JPH0311977Y2 (ja) | ||
| JP2581254B2 (ja) | 逓倍器 | |
| JPH01194709A (ja) | 位相判別回路 | |
| SU1187099A1 (ru) | Устройство дл дискретной регулировки фазы | |
| SU1522404A1 (ru) | Преобразователь переменного напр жени в код | |
| JPH03235527A (ja) | Ａ／ｄ変換器 | |
| SU1654980A1 (ru) | Преобразователь код-временной интервал | |
| JPS58175469U (ja) | 位相差測定装置 | |
| JPH0633710Y2 (ja) | 周波数てい倍回路 | |
| JPS5887919A (ja) | パルス計数回路 | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPH0256853B2 (ja) | ||
| SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
| JPH01113670A (ja) | 回転検出器 | |
| JPH01183910A (ja) | 単安定マルチバイブレータ | |
| JPS6338327A (ja) | 加減算計数回路 | |
| JPS6160623B2 (ja) | ||
| JPS59174759U (ja) | 符号判定回路 | |
| JPS63253728A (ja) | デイジタル−アナログ変換装置 | |
| JPH01245737A (ja) | シリアルデータ転送回路 | |
| JPH1062454A (ja) | ピーク電圧検出回路 | |
| JPS6144981U (ja) | 位相差測定装置 |