JPS6160623B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はデータ信号等にパルス幅を変化させ
て符号歪を付加する符号歪付加装置に関する。

一般に伝送回線を通して受信される受信信号は
元の送信信号より歪んでいる。このような符号歪
を含む信号を受信して元の送信信号を再生する受
信回路においては誤つて再生しないための限界と
して許容歪が規定されている場合が多い。このの
許許歪を測定するには受信回路に与えられる信号
に対し任意の歪を加える事のできる歪付加装置が
必要となる。従来のこの種の歪付加装置を第１図
に示す。第２図Ａに示すような歪を加えようとす
る受信信号が入力端子１に加えられると、積分回
路２において積分され、第２図Ｂに示すような三
角波となる。歪設定スイツチ回路３によつて設定
された歪値に比例して基準電圧発生回路４の基準
電圧Ｖ_IN／２（第２図Ｄ）が設定される。この設
定された基準電圧VW／２と積分回路２の出力三
角波信号とが比較弁別回路５に加えられて基準電
圧VW／２に対し三角波信号の信号電圧の大小が
比較弁別され、第２図Ｅに示すような弁別信号が
出力端子６に出力される。

この時入力端子１に加えられた受信信号の信号
電圧をＶ_INボルトとし、又基準電圧が受信信号電
圧の1/2とすれば出力端子６の弁別信号は入力端
子１に加えられた信号と同一の信号となり歪は付
加されない。次にこの基準電圧を1/2より大きく
すると、出力端子６の弁別信号は第２図Ｆのよう
にゼロレベルの範囲が長くなり、入力端子１に加
えられた受信信号より負に歪んだ波形となる。又
逆に基準電圧を1/2より小さくすると出力端子６
の弁別信号は第２図Ｇのように受信信号Ａより正
に歪んだ波形となる。以上のように比較弁別回路
５に加える基準電圧を変える事により入力端子１
に加えられる受信信号に正又は負の歪が付加され
る。

第１図の構成において積分回路２、比較弁別回
路５、基準電圧発生回路４等は、アナログ回路に
より構成されているため部品の特性のバラつきに
対する調整個所が多くなると云う欠点があつた。
又基準電圧発生回路４は歪率を決定する上で重要
であり、歪率を10％刻み、５％刻み、１％歪み等
と精度を上げて行くと電圧の変化幅が小さくな
る。従つて基準電圧発生回路４は入力電圧の1/2
０，1/100，1/200の変化が可能となるように構成
しなければならないため回路が複雑となる上に、
前述のようにアナログ回路であるから調整個所が
多くなり煩雑となる欠点があつた。その上比較弁
別回路５では基準電圧に対する入力三角波信号の
大小しか弁別しないので基準電圧が単一でなけれ
ばならず、正あるいは負いずれか一方のみの歪、
阻ちバイアス歪（規則歪）しか付加する事ができ
ない欠点があつた。

この発明の目的は従来アナログ回路により構成
していたために部品等の特性のバラツキを補正す
る調整箇所が必要となる欠点及び歪率の刻みを小
さくし精度を上げる上で回路が複雑、かつ大きく
なる欠点並びに正・負いずれかのバイアス歪しか
付加できなかつた欠点を除去し、調整個所を必要
とせず容易に歪率の刻みを小さくすることがで
き、かつバイアス歪の他に不規則歪も付加するこ
ともでき、小形化できる歪付加装置を提供するこ
とにある。

この発明によればNRZ符号などの受信データ符
号信号の変化点が変化点検出回路にて検出され、
その検出出力にてアツプダウンカウンタがプリセ
ツトされると共にＲ−Ｓフリツプフロツプがセツ
トされる。このＲ−Ｓフリツプフロツプの互に逆
極性の出力にて第１、第２ゲート回路が制御さ
れ、これ等第１、第２ゲート回路を通過したクロ
ツク信号は上記アツプダウンカウンタにアツプク
ロツク及びダウンクロツクとしてそれぞれ供給さ
れる。アツプダウンカウンタの出力によるＲ−Ｓ
フリツプフロツプが反転制御され、アツプダウン
カウンタの計数内容が歪設定スイツチ回路の設定
値と一致すると、このスイツチ回路より出力が生
じ、この出力により上記受信符号信号が第１サン
プリング回路でサンプリング保持され、そのサン
プリング出力は上記スイツチ回路の出力により第
２サンプリング回路にてサンプリング保持され
る。これ等第１、第２サンプリング回路の各出力
端子中の互に対応する出力の論理積がそれぞれと
られ、その論理積の一方が歪付加された出力とし
て取出される。

第３図はこの発明による符号歪付加装置の一実
施例を示し、入力端子１は受信信号の変化点検出
回路７及びフリツプフロツプ回路８に接続され
る。変化点検出回路７の検出信号はＲ−Ｓフリツ
プフロツプ回路９及びアツプダウンカウンタ１１
に供給される。クロツク信号入力端子１２はゲー
ト回路１３〜１５に接続される。ゲート回路１３
及び１４にはＲ−Ｓフリツプフロツプ回路９の出
力側も接続され、この出力によりアツプダウンカ
ウンタ１１に加えるクロツク信号を制御してい
る。アツプダウンカウンタ１１の出力は歪設定ス
イツチ回路３に接続され、歪設定スイツチ回路３
の出力はゲート回路１５に加えられる。ゲート回
路１５の出力クロツク信号はフリツプフロツプ回
路８及び１６のクロツク入力端子に加えられる。
フリツプフロツプ回路８，１６の出力側は各々ゲ
ート回路１７，１８に接続される。切替回路１９
はゲート回路１７又は１８の出力を切替えて出力
端子６に出力する。

以上のように構成された歪付加装置の動作を第
４図のタイムチヤートを参照して説明する。入力
端子１に第４図Ａに示すような各エレメント長の
等しい、つまり符号歪のない受信信号が加えられ
ると、変化点検出回路７において受信信号の立上
がり及び立下がりの両変化点が検出され、第４図
Ｂのような検出信号が出力される。この変化点検
出信号はＲ−Ｓフリツプフロツプ回路９のセツト
入力に加えられ、Ｒ−Ｓフリツプフロツプ回路９
がセツトされる。第４図Ｄ及びＥに示すようにＲ
−Ｓフリツプフロツプ回路９の出力端子Ｑが１状
態、が０状態となるためゲート回路１３が閉
じ、又逆にゲート回路１４が開かれる。変化点検
出回路７の検出信号がアツプダウンカウンタ１１
に加えられた時このカウンタ１１は初期値に設定
されてある。クロツク信号入力端子１２から端子
１の受信信号のＮ倍のクロツク信号（第４図Ｃ）
を加えるとＲ−Ｓフリツプフロツプ回路９がセツ
トされて出力端子Ｑが１状態となつているため、
第４図Ｇのようなクロツクがアツプダウンカウン
タ１１のダウンクロツク入力Ｄに加えられ、アツ
プダウンカウンタ１１が初期値から１ずつカウン
トダウンされる。このカウンタ１１がカウントダ
ウンされてカウント「０」となると、Ｒ−Ｓフリ
ツプフロツプ回路９にリセツト信号が加えられ、
Ｒ−Ｓフリツプフロツプ回路９は反転する。反転
させられたフリツプフロツプ回路９の出力端子Ｑ
は０状態、は１状態となるため、今迄ゲート回
路１４を通してアツプダウンカウンタ１１に加え
られていたダウンクロツクが阻止されるが逆に出
力端子が１状態となるのでゲート回路１３を通
してアツプダウンカウンタ１１にアツプクロツク
が第４図Ｆに示すように加えられる。このアツプ
クロツクによりアツプダウンカウンタ１１は、第
４図Ｈに示すようにカウント「０」から１ずつカ
ウントアツプされる。

又アツプダウンカウンタ１１の出力は歪設定ス
イツチ回路３に加えられる。この歪設定スイツチ
回路３には付加したい歪の歪率と対応する基準数
値が設定されていて、入力されるアツプダウンカ
ウンタ１１の計数出力Ｈがこの基準数値と一致す
ると、一致している間、第４図Ｉに示すようにパ
ルスを出力する。この出力信号パルスはゲート回
路１５に加えられ、端子１２からのクロツク信号
とゲートがとられ、クロツク信号の半波が選択さ
れた後（第４図Ｊ）フリツプフロツプ８，１６の
クロツク入力clに加えられる。フリツプフロツプ
８では入力端子１からの受信信号がゲート回路１
５からのクロツク信号によりサンプリングされダ
ウンカウントの際にアツプダウンカウンタの出力
が回路３の設定値になつた時に出力が１状態にな
り第４図Ｋのような波形となる。次にサンプリン
グされた受信信号はフリツプフロツプ１６におい
て再びゲート回路１５からのクロツク信号により
サンプリングされ、これより第４図Ｌに示すよう
にゲート回路１５の出力パルスの１周期分遅れた
波形が得られる。このようにフリツプフロツプ回
路８，１６でサンプリングされた受信信号の両正
出力及び両反転出力が各々アンドゲート１７、オ
アゲート１８に加えられる。フリツプフロツプ回
路８，１６の両者の正出力が加えられたアンドゲ
ート１７では第４図Ｍのような負に歪んだ信号が
出力され、又両者の反転出力が加えられたオアゲ
ート１８では第４図Ｎのように正に歪んだ信号が
出力される。この正、負両極性に歪んだ信号を切
替回路１９に加え端子２１からの第４図Ｏに示す
ような切換信号により正又は負のどちらか一方の
み、或いは両者をランダムに切替る事により出力
端子６に、正の歪のみが付加された受信信号、負
の歪のみが付加された受信信号、又は正負の歪が
ランダムに付加された受信信号を第４図Ｐに示す
ように得る事ができる。

次に歪付加装置に加えられ信号が既に歪んでい
る場合には歪は相加される。一般に受信回路の許
容歪は50％以下である。従つて歪を信号に付加す
る場合相加された歪が50％以下とならなければ受
信回路では元の送信信号を正しく再生する事はで
きない。第３図の入力端子１に第５図Ａのような
各エレメント長が必ずしも等しくない、つまり符
号歪のある信号が加えられた場合の動作を第５図
のタイムチヤートを用いて説明する。第５図は第
４図の波形と対応する波形には同一符号を付して
ある。第５図Ａの入力信号は正常な部分ａ、短か
くなつた部分ｂ、長くなつた部分ｃ、正常な長さ
の２倍の部分ｄから構成されている。正常な部分
の動作は、第４図と同様であるからここでは説明
を省略する。受信信号が短かくなつた場合変化点
検出回路７により受信信号の立下がりの変化点が
検出され、アツプダウンカウンタ１１が初期値に
設定される。又Ｒ−Ｓフリツプフロツプ回路９が
セツトされ、ゲート回路１４からダウンクロツク
がアツプダウンカウンタ１１に加えられる。従つ
てこのカウンタは順次カウントダウンされ、第５
図Ｈのようになりカウント「０」になるとＲ−Ｓ
フリツプフロツプ回路９にリセツト信号が加えら
れＲ−Ｓフリツプフロツプ回路９がリセツトされ
ゲート回路１４からのダウンクロツクが阻止さ
れ、ゲート回路１３からアツプクロツクがアツプ
ダウンカウンタ１１に加えられ順次カウントアツ
プされる。しかし受信信号が短かいためアツプダ
ウンカウンタ１１がフルカウントする迄に受信信
号の変化点が検出され、その検出信号によりアツ
プダウンカウンタ１１は初期値に設定される。ア
ツプダウンカウンタ１１の出力は歪設定スイツチ
回路３に加えられ設定された歪値に一致すると、
一致している間パルスが出力され（第５図）、
ゲート回路１５でクロツクとゲートがとられた後
フリツプフロツプ８，１６に加えられ入力信号を
サンプリングしている。ゲート回路１７，１８に
フリツプフロツプ８，１６の正・負両出力が加え
られ、正・負両極性の歪が付加された信号がとり
だされる。この時受信信号が50％近く短かくなつ
たとすると歪付加装置で歪を相加した時の歪の総
和が50％以下となるように歪値を設定する。

次に第５図Ａのｃ部分の如く長くなつた場合、
アツプダウンカウンタ１１がカウントアツプされ
カウント満了するとそのフルカウント出力がＲ−
Ｓフリツプフロツプ回路９にセツト信号として加
えられ、Ｒ−Ｓフリツプフロツプ回路９がセツト
され、ゲート回路１３からのアツプクロツクが阻
止されゲート回路１４からダウンクロツクがアツ
プダウンカウンタ１１に加えられ、再びカウント
ダウンされる。その時受信信号に変化点が検出さ
れるとアツプダウンカウンタ１１は初期値に再び
戻り、更にカウントダウンされる。この時受信信
号が50％近く長くなつた場合には歪付加装置で歪
を相加した時の歪の総和が50％以下となるように
歪値を設定する。

以上のように入力信号が歪んで短かくなつた場
合も長くなつた場合も、相加された歪が50％以下
であるようにすればフリツプフロツプ８，１６に
加えられるサンプリングパルスが必らず２回加わ
る事になる。又第５図Ａのｄ部分の如く２倍の長
さの場合は正常な場合の動作が２回繰り返され
る。

クロツク端子１２に加えるクロツク信号が受信
信号のＮ倍であるため付加できる歪の刻み幅は
２／Ｎである。従つてこのクロツク信号を受信信
号の20倍、200倍とし、アツプダウンカウンタ１
１をカウント１０、カウント１００まで計数でき
るようにするだけで調整する事も無く容易に付加
する歪の刻み幅を小さくする事ができる。

従来の歪付加装置ではアナログ回路で構成され
ていたために多くの調整箇所を必要としていた
が、この発明の歪付加装置では全てデイジタル回
路から成るために調整箇所を全く必要としないで
すむ。

又付加する歪の刻み幅を小さくしてその精度を
上げるためには、従来基準電圧発生回路の変化範
囲が微少となり、回路が複雑かつ調整箇所が多く
なり回路の小形を妨げていたが、この発明の装置
ではクロツク入力端子１２に加えるクロツク信号
の速度を上げ、アツプダウンカウンタ１１の計数
値を大きくする事により調整箇所を必要とせず容
易に歪の刻み幅を小さくできるので回路を小形化
する事が可能となる。

従来の歪付加装置では比較弁別回路に加える基
準電圧が単一であるため正・負いずれかの極性の
バイアス歪しか受信信号に付加できなかつたが、
この発明装置では歪設定スイツチ回路３により設
定されたアツプダウンカウンタ１１の計数状態に
より受信信号をフリツプフロツプ８，１６でサン
プリングした後アンドゲート１７、オアゲート１
８でゲートをとり、正・負両極性の歪が付加され
た信号を得ており、これを切替回路１９で切替る
事により、正負いずれかの極性のバイアス歪（規
則歪）の他、ランダムに（不規則に）正負の歪が
付加された受信信号が得られる。従つて単一の極
性のバイアス歪しか付加できないと云う欠点は除
去される。

この発明は以上説明したように全てデイジタル
回路で構成されるため全く調整箇所を必要としな
い。又付加する歪の刻み幅を小さくする場合、ク
ロツク信号の速度を上げアツプダウンカウンタ１
１の計数値を大きくするだけで容易に可能となる
ため回路の小形化ができる。従来は単一極性のバ
イアス歪しか付加できないと云う欠点があつた
が、単一極性のバイアス歪の他にランダム歪も付
加する事ができる。

【図面の簡単な説明】

第１図は従来の歪付加装置を示すブロツク図、
第２図は第１図の回路動作を示すタイムチヤー
ト、第３図はこの発明による歪付加装置の一例を
示すブロツク図、第４図は各エレメント長に等し
い、符号歪のない受信信号が入力された場合の第
３図の回路動作を示すタイムチヤート、第５図は
入力信号の各エレメント長が必ずしも等しくな
く、符号歪のある場合の第３図の回路動作を示す
タイムチヤートである。 １：入力端子、２：出力端子、３：歪設定スイ
ツチ回路、７：変化点検出回路、９：Ｒ−Ｓフリ
ツプフロツプ、１１：アツプダウンカウンタ、１
２：クロツク信号入力端子、１３〜１５：ゲート
回路、１７：アンドゲート、１８：オアゲート、
８，１６：Ｄ型フリツプフロツプ回路、１９：切
替回路。

Claims (1)

1. 【特許請求の範囲】 １ 受信符号信号の変化点を検出する変化点検出
   回路と、 その検出出力により制御されるＲ−Ｓフリツプ
   フロツプ回路と、 そのＲ−Ｓフリツプフロツプ回路の互に逆極性
   の出力によりそれぞれ制御され、かつそれぞれク
   ロツク信号が与えられている第１及び第２ゲート
   回路と、 これ等第１及び第２ゲート回路の出力がそれぞ
   れアツプクロツク及びダウンクロツクとして与え
   られ、かつ上記変化点検出回路でプリセツトさ
   れ、出力を上記Ｒ−Ｓフリツプフロツプ回路に反
   転制御信号として与えるアツプダウンカウンタ
   と、 そのアツプダウンカウンタの計数内容が設定値
   と等しくなると出力を出し、その設定値を変更す
   ることができる歪設定スイツチ回路と、 その歪設定スイツチ回路の出力により上記受信
   符号信号をサンプリングする第１サンプリング回
   路と、第１サンプリング回路のサンプリング出力
   を上記歪設定スイツチ回路の出力によりサンプリ
   ングする第２サンプリング回路と、これ等第１、
   第２サンプリング回路の出力の論理積をとるアン
   ドゲートと、第１、第２サンプリング回路の出力
   を反転した信号の論理和をとるオアゲートと、切
   換信号により制御され、上記アンドゲートの出力
   または上記オアゲートの出力のいずれかを選択す
   る切換回路とを具備する符号歪付加装置。