JPS60221853A - コンピユ−タ−・オペレ−テイング・システムのスワツピング方法 - Google Patents
コンピユ−タ−・オペレ−テイング・システムのスワツピング方法Info
- Publication number
- JPS60221853A JPS60221853A JP59076640A JP7664084A JPS60221853A JP S60221853 A JPS60221853 A JP S60221853A JP 59076640 A JP59076640 A JP 59076640A JP 7664084 A JP7664084 A JP 7664084A JP S60221853 A JPS60221853 A JP S60221853A
- Authority
- JP
- Japan
- Prior art keywords
- swap
- unit
- swapper
- swapped
- swapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野1
本発明は、コンビよ−ター・オペレーティング・システ
ムのスワツピング方法に関し、特にデマンド・ページン
グのr11能を備えたスワツピング方法に聞するもので
ある。
ムのスワツピング方法に関し、特にデマンド・ページン
グのr11能を備えたスワツピング方法に聞するもので
ある。
[従来技術j
従来、この種のスワツピング方法としては第1図に示す
ものがあった。図において、1はオペレーティング・シ
ステムの実行[プロセス]のイメージを保存する二次記
憶装置、2は複数個ある実行プロセスを制御する管理プ
ログラム、3はスワツパ−5そして4は主記憶装置内の
プロセスである。
ものがあった。図において、1はオペレーティング・シ
ステムの実行[プロセス]のイメージを保存する二次記
憶装置、2は複数個ある実行プロセスを制御する管理プ
ログラム、3はスワツパ−5そして4は主記憶装置内の
プロセスである。
スワツパ−3は、二次記憶装置1から主記憶装置プロセ
ス4への実行イメージの読み込み、及び主記憶装置プロ
セス4から二次記憶装置1への実行イメージの書き込み
を制御するスワップ・イン/アウト制御プログラムであ
り、主記憶装置プロセス4は、ある時期にスワツピング
の対象となったプロセスを示し、Plがスワツピング・
インすべきプロセス、1」2がスワップ・アウトされる
べきプロセス、A1及びA2はプロセスP1の1個のス
ワップ単位、そしてB1−84はそれぞれプロセスP2
の1個のスワップ単位を示す。
ス4への実行イメージの読み込み、及び主記憶装置プロ
セス4から二次記憶装置1への実行イメージの書き込み
を制御するスワップ・イン/アウト制御プログラムであ
り、主記憶装置プロセス4は、ある時期にスワツピング
の対象となったプロセスを示し、Plがスワツピング・
インすべきプロセス、1」2がスワップ・アウトされる
べきプロセス、A1及びA2はプロセスP1の1個のス
ワップ単位、そしてB1−84はそれぞれプロセスP2
の1個のスワップ単位を示す。
次に、f51図に示されたコンピューター・オぺレーテ
ィング・システムのスワツピング動作について説明する
。
ィング・システムのスワツピング動作について説明する
。
ステップa)管理プログラム2が、所定の指令によって
、二次記憶装置1に既に一部分スワップ・アットされて
いるプロセスP1のスワップ単位A1(プロセスPIで
は破線部分、二次元1!装置1では実線部分)のプロセ
スを実行しようとする。
、二次記憶装置1に既に一部分スワップ・アットされて
いるプロセスP1のスワップ単位A1(プロセスPIで
は破線部分、二次元1!装置1では実線部分)のプロセ
スを実行しようとする。
ステップb)管理プログラム2がスウッパ−3にプロセ
スP1のスワップ単位A1を二次記憶装置1から主記憶
装置プロセス4ヘスワツプ・インするよう指令する。
スP1のスワップ単位A1を二次記憶装置1から主記憶
装置プロセス4ヘスワツプ・インするよう指令する。
ステップC)スワツパ−3は主記憶装置プロセス4にス
ワップ単位A1を読み込めるだけの領域を確保できるか
どうか問い合わせする。
ワップ単位A1を読み込めるだけの領域を確保できるか
どうか問い合わせする。
ステップd)その結果、その領域が確保出来ると分かれ
ば、二次記憶装置1から主記憶装置プロセス4に読み込
んでスワップ・イン処理は終了し、プロセスP1の実行
が再開される。
ば、二次記憶装置1から主記憶装置プロセス4に読み込
んでスワップ・イン処理は終了し、プロセスP1の実行
が再開される。
ステップe)fj域が確保出来ないと分かれば、スワツ
パ−3は管理プログラム2にスワップ・イン処理の失敗
を通知する。
パ−3は管理プログラム2にスワップ・イン処理の失敗
を通知する。
ステップf)管理プログラム2は、今度はスワツパ−3
に実行プロセスのスワップ・アウトを指令する。
に実行プロセスのスワップ・アウトを指令する。
ステップg)スワンパー3は主記憶装置プロセス4を占
めている実行プロセスを検索し、一つの実行プロセス、
例えばプロセスP2を選択する。′ステップト)スワツ
パ−3はプロセスP2の先頭のスワップ単位(B1)を
読み出して二次記憶装置1に書き込む(スワップ・アウ
ト動作)。
めている実行プロセスを検索し、一つの実行プロセス、
例えばプロセスP2を選択する。′ステップト)スワツ
パ−3はプロセスP2の先頭のスワップ単位(B1)を
読み出して二次記憶装置1に書き込む(スワップ・アウ
ト動作)。
ステップi)スワツパ−3は管理プログラム2にスワッ
プ・アウトの終了を通知しステップらに戻る。そしてス
テップCで再度必要な領域が確保出来ないと分かれば、
ステップgで更に次のスワップ単位(B2)がスワップ
・アウトサれることになる。
プ・アウトの終了を通知しステップらに戻る。そしてス
テップCで再度必要な領域が確保出来ないと分かれば、
ステップgで更に次のスワップ単位(B2)がスワップ
・アウトサれることになる。
従来の方法では、以上のようにプロセスの先頭4から無
条件にスワップ・アウトされていき、そのプロセスが実
行権を得″たとき、スワップ・アウトされている部分が
スワップ・イン後に実行されない部分であっても、必ず
スワップ・イン処理がされてしまう。即ち、第1図の場
合、プロセス1ノ1の再開アドレスがスワップ単位A2
の中であり、かつ二次とスワップ単位A1をアクセスし
ないとしても必ずスワップ単位Atの部分がスワップ・
インされてからプロセスP1が再開されることになる。
条件にスワップ・アウトされていき、そのプロセスが実
行権を得″たとき、スワップ・アウトされている部分が
スワップ・イン後に実行されない部分であっても、必ず
スワップ・イン処理がされてしまう。即ち、第1図の場
合、プロセス1ノ1の再開アドレスがスワップ単位A2
の中であり、かつ二次とスワップ単位A1をアクセスし
ないとしても必ずスワップ単位Atの部分がスワップ・
インされてからプロセスP1が再開されることになる。
従って、無駄な入出力処理が行なわれるという欠点があ
った。
った。
[発明の概要1
本発明は、上記のような従来方法の欠点を除去すること
を目的としてなされたもので、この目的を達成するため
の本発明の技術的手段たる構成は、スワップ・アウトす
るとき、実行していたところから最も離れたスワップ単
位から順次スワ・2プ・アウトさせ、既にスワップ・ア
ウトされているプロセスに制御が渡ったときスワップ・
アウトされているまま前記プロセスの実行をスワップ・
イン後の再開アドレスから再1mさせ、前記スワップ・
アウトされているプロセスが実行される時点で初めてス
ワップ・イン処理を行うことを特徴としたコンピュータ
ー・オペレーティング・システムのスワッピング力法、
に在る。従って、あたかもデマンド・ページングの81
能を持ったスワツピングは能を実現し、不要な入出力処
理をできるだけ減らしシステムの運用を効果的に行うこ
とができる。
を目的としてなされたもので、この目的を達成するため
の本発明の技術的手段たる構成は、スワップ・アウトす
るとき、実行していたところから最も離れたスワップ単
位から順次スワ・2プ・アウトさせ、既にスワップ・ア
ウトされているプロセスに制御が渡ったときスワップ・
アウトされているまま前記プロセスの実行をスワップ・
イン後の再開アドレスから再1mさせ、前記スワップ・
アウトされているプロセスが実行される時点で初めてス
ワップ・イン処理を行うことを特徴としたコンピュータ
ー・オペレーティング・システムのスワッピング力法、
に在る。従って、あたかもデマンド・ページングの81
能を持ったスワツピングは能を実現し、不要な入出力処
理をできるだけ減らしシステムの運用を効果的に行うこ
とができる。
1発明の実施例J
以下、本発明の好ましい一実施例を図に基づいて説明す
る。
る。
第2図は本発明にかかるコンピューター・オペレーティ
ング・システムのスワツピング方法ヲ示すブロック図で
基本的には第1 klと変わらないが、理解を容易にす
るため、主記憶装置プロセス4のプロセスP1には新た
にスワップ単位A3が設けられているとする。
ング・システムのスワツピング方法ヲ示すブロック図で
基本的には第1 klと変わらないが、理解を容易にす
るため、主記憶装置プロセス4のプロセスP1には新た
にスワップ単位A3が設けられているとする。
このようなシステムのスワツピング動作は次のように行
なわれる。
なわれる。
ステップa)今、二次記憶装置lには、主記憶装置フロ
セス4のプロセスP1のスワップ!−位A 3がスワッ
プ・アウトされているものとする。
セス4のプロセスP1のスワップ!−位A 3がスワッ
プ・アウトされているものとする。
ステップb)プロセス1〕1のI11開アドレスがスワ
ップ単位A1の中にあったとすると、管理プログラム2
はスワツパ−3を経てプロセスP1の実行を、スワップ
単位A3がスワップ・アウトされているまま再開させる
。
ップ単位A1の中にあったとすると、管理プログラム2
はスワツパ−3を経てプロセスP1の実行を、スワップ
単位A3がスワップ・アウトされているまま再開させる
。
ステップC)もし、スワップ単位A3が実行されなけれ
ば処理が続行し、いずれスワップ・アウトされるか、あ
るいはプロセスP1が終了することとなる。
ば処理が続行し、いずれスワップ・アウトされるか、あ
るいはプロセスP1が終了することとなる。
ステップd)スワップ単位A3を大好しようとすると、
デマンド・ページが存在しない旨、管理プログラム2が
指令を受けるので、その時点で、管理プログラム2はス
ワツパ−3に対してプロセスP1のスワップ・インを指
令する。
デマンド・ページが存在しない旨、管理プログラム2が
指令を受けるので、その時点で、管理プログラム2はス
ワツパ−3に対してプロセスP1のスワップ・インを指
令する。
ステップe)スワツパ−3は、主記憶装置プロセス4に
必要なだけの領域(スワップ単位A3の分)が確保でき
ると分かれば、二次記憶装置1から主記憶装置プロセス
4に読み込みスワップ・インの終了を管理プログラム2
に通知したのち大行が再開される。
必要なだけの領域(スワップ単位A3の分)が確保でき
ると分かれば、二次記憶装置1から主記憶装置プロセス
4に読み込みスワップ・インの終了を管理プログラム2
に通知したのち大行が再開される。
ステップf)ステップCで、主記憶装置プロセス4に必
要なだけの領域が確保できないと分かればスワップ・イ
ンの失敗を管理プログラム2に通知し、??埋プログラ
ム2はスワツパ−3に実行プロセス1〕1のスワップ・
アウトを指令する。
要なだけの領域が確保できないと分かればスワップ・イ
ンの失敗を管理プログラム2に通知し、??埋プログラ
ム2はスワツパ−3に実行プロセス1〕1のスワップ・
アウトを指令する。
ステップg)このときスワツパ−3によって選択された
プロセスがP2であり、かつそのときの実行アドレスが
スワップ単位B1の中であったとすれば、スワツパ−3
はスワップ単位B1から最も離れたスワップ単位B3の
部分を選択し、これを二次記憶装置1にスワップ・アウ
トする。
プロセスがP2であり、かつそのときの実行アドレスが
スワップ単位B1の中であったとすれば、スワツパ−3
はスワップ単位B1から最も離れたスワップ単位B3の
部分を選択し、これを二次記憶装置1にスワップ・アウ
トする。
ステップh)管理プログラム2はスワツパ−3カ・らス
ワップ・アウトの終了を通知され、スワツパ−3に再度
プロセスP1のスワップ・インを指令してステップeに
戻る。もし、まだ主記憶装置プロセス4に必要なだけの
空き領域が確保できなければ、今度はスワップ単位B2
の部分、次にはスワップ単位131の部分と選択されス
ワップ・アウトされることになる。
ワップ・アウトの終了を通知され、スワツパ−3に再度
プロセスP1のスワップ・インを指令してステップeに
戻る。もし、まだ主記憶装置プロセス4に必要なだけの
空き領域が確保できなければ、今度はスワップ単位B2
の部分、次にはスワップ単位131の部分と選択されス
ワップ・アウトされることになる。
ステップi)このようにしてプロセスP1がスワップ・
インされ実行が再1j(されることとなる。
インされ実行が再1j(されることとなる。
以−1−のように、本発明はスワップ・アウト時に実行
していたスワップ単位を最後までスワップ・アウトせず
に残すことによって、再度、そのプロセスに制御が渡っ
た時にスワップ・インの回数を出来るだけ少なくして実
行できるように工夫したらのである。
していたスワップ単位を最後までスワップ・アウトせず
に残すことによって、再度、そのプロセスに制御が渡っ
た時にスワップ・インの回数を出来るだけ少なくして実
行できるように工夫したらのである。
尚、本発明では、スワップ・アウトすべきスワップ単位
の選択に単純なあるアルゴリズムを使用しているが、 (1)スワップ単位毎に基準ビットを設け、スワップ単
位の実行毎にこの基準ビットをセットしてスワップ・ア
ウトするとき、基準ビットが0のものからスワップ・ア
ウトする、 (2)スワ・7プ単位が参照された順番を憶えるような
アルゴリズムを付加し、スワップ・アウト時、最も古く
参照されたスワップ単位からスワップ・アウトする、 などの手法を用いれば、より効果的なスワツピングが可
能となる。
の選択に単純なあるアルゴリズムを使用しているが、 (1)スワップ単位毎に基準ビットを設け、スワップ単
位の実行毎にこの基準ビットをセットしてスワップ・ア
ウトするとき、基準ビットが0のものからスワップ・ア
ウトする、 (2)スワ・7プ単位が参照された順番を憶えるような
アルゴリズムを付加し、スワップ・アウト時、最も古く
参照されたスワップ単位からスワップ・アウトする、 などの手法を用いれば、より効果的なスワツピングが可
能となる。
[発明の効果1
以上のように、本発明によれば、スワツピング時の不必
要な入出力処理をできるだけなくしたことにより、高速
かつ効率的なシステム運用が可能になる。
要な入出力処理をできるだけなくしたことにより、高速
かつ効率的なシステム運用が可能になる。
第1図は従来の方法の全体構成図、及び第2図は本発明
の一実施例を示す全体構成図、である。 1は二次記憶装置、2は管理プログラム、3はスワツパ
−3,4は主記憶装置プロセス、A1−A3.B1−B
5はスワップ単位、である。 尚、図中、同一符号は同一または相当部分を示す。 手続補正書「自発」 Il′$059 M 2.ハ9B 特許庁長官殿 1、事件の表示 昭和!r9年特許願第’144410 号スワツピング
方法 に、補正の内容 (1)特許請求の範囲を別紙のとおり補正す゛る。 (2)明#I岩・第3頁第4〜7行 [一部分スワップ・アウトされている・・・プロセスを
実行しようとする。」を次のとおり補正する。 「スワップ単位AI(プロセスP1では破線部分、二次
記憶装置1では実線部分)がスワップ・アウトされてい
るプロセスP1を実行しようとする。」(3)同第5頁
第20行 「プロセス」を「スワップ単位」と補正する。 (4)同第6頁第3行 「スワツピング方法、に在る。」を「スワツピング方法
である。」と補正する。 (5)同第8頁第5行 「Pl」を削除する。 2、特許請求の範囲 スワップ・アウトするとき、実行していたところから最
も離れたスワップ単位から順次スワップ・アウトさせ、
既にスワップ・アウトされているプロセスに制御が渡っ
たときスワップ・アウトサれているまま前記プロセスの
実行をスワップ・イン後の再rJIIアドレスから再υ
nさせ、前記スワップ・アウトされているy=ムムL1
附が実行される時点で初めてスワップ・イン処理を行う
ことを特徴としたコンピューター・オペレーティング・
システムのスワツピング方法。
の一実施例を示す全体構成図、である。 1は二次記憶装置、2は管理プログラム、3はスワツパ
−3,4は主記憶装置プロセス、A1−A3.B1−B
5はスワップ単位、である。 尚、図中、同一符号は同一または相当部分を示す。 手続補正書「自発」 Il′$059 M 2.ハ9B 特許庁長官殿 1、事件の表示 昭和!r9年特許願第’144410 号スワツピング
方法 に、補正の内容 (1)特許請求の範囲を別紙のとおり補正す゛る。 (2)明#I岩・第3頁第4〜7行 [一部分スワップ・アウトされている・・・プロセスを
実行しようとする。」を次のとおり補正する。 「スワップ単位AI(プロセスP1では破線部分、二次
記憶装置1では実線部分)がスワップ・アウトされてい
るプロセスP1を実行しようとする。」(3)同第5頁
第20行 「プロセス」を「スワップ単位」と補正する。 (4)同第6頁第3行 「スワツピング方法、に在る。」を「スワツピング方法
である。」と補正する。 (5)同第8頁第5行 「Pl」を削除する。 2、特許請求の範囲 スワップ・アウトするとき、実行していたところから最
も離れたスワップ単位から順次スワップ・アウトさせ、
既にスワップ・アウトされているプロセスに制御が渡っ
たときスワップ・アウトサれているまま前記プロセスの
実行をスワップ・イン後の再rJIIアドレスから再υ
nさせ、前記スワップ・アウトされているy=ムムL1
附が実行される時点で初めてスワップ・イン処理を行う
ことを特徴としたコンピューター・オペレーティング・
システムのスワツピング方法。
Claims (1)
- スワップ・アウトするとき、実行していたところから最
も離れたスワップ単位から順次スワップ・アウトさせ、
既にスワップ・アウトされているプロセスに制御が渡っ
たときスワップ・アウトされているまま前記プロセスの
実行をスワップ・イン後の再開アドレスから再開させ、
前記スワップ・アウトされているプロセスが実行される
時点で初めでスワップ・イン処理を行うことを特徴とし
たコンピューター・オペレーティング・システムのスワ
ツピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076640A JPS60221853A (ja) | 1984-04-18 | 1984-04-18 | コンピユ−タ−・オペレ−テイング・システムのスワツピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076640A JPS60221853A (ja) | 1984-04-18 | 1984-04-18 | コンピユ−タ−・オペレ−テイング・システムのスワツピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60221853A true JPS60221853A (ja) | 1985-11-06 |
Family
ID=13610975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076640A Pending JPS60221853A (ja) | 1984-04-18 | 1984-04-18 | コンピユ−タ−・オペレ−テイング・システムのスワツピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60221853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969381A3 (en) * | 1990-06-11 | 2000-02-02 | Cray Research, Inc. | Method of efficient non-virtual main memory management |
-
1984
- 1984-04-18 JP JP59076640A patent/JPS60221853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0969381A3 (en) * | 1990-06-11 | 2000-02-02 | Cray Research, Inc. | Method of efficient non-virtual main memory management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9244883B2 (en) | Reconfigurable processor and method of reconfiguring the same | |
| JP2560988B2 (ja) | 情報処理装置および処理方法 | |
| JPH11316686A (ja) | コンピュ―タシステムのbiosデ―タ格納装置及びその駆動方法 | |
| US20090276575A1 (en) | Information processing apparatus and compiling method | |
| JPH1139214A (ja) | マルチプロセッサシステムの共有メモリ制御方式 | |
| JP2002259209A (ja) | 演算処理システム | |
| JP2768878B2 (ja) | データ処理装置、命令実行の同期方法、例外発生時の命令アドレス待避方法及び例外発生時の命令処理無効化方法 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2927102B2 (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS60178539A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPH0554141B2 (ja) | ||
| JPS6235694B2 (ja) | ||
| JP2001022581A (ja) | データ処理装置及びコンピュータ読み取り可能な記憶媒体 | |
| JPH04113432A (ja) | 仮想記憶制御方法 | |
| JPH10247182A (ja) | マルチプロセッサシステム | |
| JPH0150936B2 (ja) | ||
| JPS6215645A (ja) | 中央処理装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| Neumann | Disk-based program swapping in 8080-based microcomputers | |
| JPS62256147A (ja) | バツフア記憶方式 | |
| JPS63208945A (ja) | 情報処理装置 |