JPS6022185A - ビブラ−ト信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビブラート信号発坐装装置に関し、特に簡単な
構成でディレービブラート信号が発生できるビブラート
信号発生装置に関する。

従来例の構成とその問題点 従来、ディレービブラート信号を発生するものとして、
コンデンサの充電（るるいは放電）特性を利用しビブラ
ート発振器の発振状態を制御するアナログ的な処理、あ
るいは、ビブラート波形１周期を記憶するメモリと（１
／２ｍ）シフト処理を行なうシックとを用いメモリの出
力信号をシフタに供給しビブラート波形１周期ごとにシ
フト状態（ｍ＝８　ｐ　７　＋　６＋・・・・・、１．
ｏ）を変化させてディレービブラート信号を発生する方
法など力（提示されているが、アナログ的な処理の場合
ＬＳＩ化が困難であり、また、シックを利用する場合は
シフタの回路規模が大きくなるという問題点を有してい
た。

発明の目的 本発明の目的は、簡単な構成でディレービブラート信号
を発生するビブラート信号発生装置を提供するものであ
る。

発明の構成 本発明のビブラート信号発生装置は、異なる複数周期の
ビブラート波形を記憶するビブラートメモリと、上記ビ
ブラートメモリに記憶した籾数周期のビブラート波形を
順次読み出し最終のヒフラード波形をくり返し読み出す
テーク読み出しｆｆｔｌＪ御部とを具備し、ビブラート
信号を発生するように構成したものである。

実施例の説明 以下本発明の一実施例を図面に基づいて説明する０ 第１図に本発明の一書施例の構成図を示す。図において
、１は異なる複数周期のビブラート波形ＱＰＣＭの形で
記憶するビブラートメモリ、２は主発振器、３はビブラ
ート波形１周期内のサンプルナンバｎ１発生するＮカウ
ンタ、４は複数周期のビブラート波形の内現在使用中の
波形を表わす波形ナンバｉを発生するエカウンタ、５は
ビブラートメモリ１に記憶しでいるビブラート波形の最
終波形ナンバを検出する（Ｉ−１）検出器、６゜７はＡ
ＮＤゲート、８はＮＯＲゲートである。

ビブラートメモリ１の記憶内容の説明 ビブラートメモリ１には、ビブラート波形１周期をＮ分
割（ｎ＝０．１．・・・・・・、Ｎ−１）ｊ、て得たＮ
個の波形サンプルを工周期分（１＝Ｏ＋　１　＋・・・
・・・、ｌ−１）のデータすなわち、ＮｘＩ個の波形サ
ンプルｆ（Ｘｔ、ｎ）ｉ記憶している。なお、本実施例
では、Ｎ：６４　、Ｉ＝８として説明する。

また、波形サンフ゛ルｆ（Ｘｏ、ｏ）には、ビブラート
オフ状態に相当するデータすなわち、（０）、。を記憶
している。

（ｉ号ＫＯＮ　、ＤＶＩＢ　、ＶＩＢの説明信号ＫＯＮ
は、鍵スィッチがオン状態の時Ｉｔ１１＋となシ、オフ
状態の時”　Ｏ”となるものであり、８音ポリフオニツ
クの電子楽器の場合の信号ＫＯＮは次のような論理式で
表現できる。

ＫｏＮ＝（ＫＯＮ１＋ＫｏＮ、、十・・・・・・・・・
十ＫＯＮ８）信号ＤＶＩＢは、ディレービブラートスイ
ッチがオン状態の時ｕ　１）ｌとなり、オフ状態の時＋
１０＋＋となる〇 信号ＶＩＢｆｉ、ビブラートオフ状態がオン状態の時ｔ
１１１＋となり、オフ状態の時゛ｏ　”となるものであ
る０ 次に第１図の動作説明を行なう０ ■　信号ＤＶＩＢ二″１０”、ＶＩＢ＝”Ｏ”ノ場合 信号ＤＶＩＢ、ＶＩＢ７５ＥとモＫ　”　Ｏ”　テある
と、ＮＯＲゲート８の出力信号は′１”となり、Ｎカウ
ンタ３とＩカウンタ４の入力Ｒ８にパ１”を供給し、Ｎ
カウンタ３とエカウンタ４をリセット状態とする。

そうすると、Ｎカウンタ３の出力信号ｎは常時ｎ＝ｏと
なる。また、Ｉカウンタ４の出力信号ｉも常時ｉ＝ｏと
なる。

この結果、ビブラートメモリ１から読み出す波形サンプ
Ｊｌ／　ｆ　（Ｘ　ｉ、ｎ　）はｆ（Ｘｏ、ｏ）となり
、ビブラートオフ状態となる。

■　信号Ｄ　Ｖ　Ｉ　Ｂ　＝＝　”　Ｏ”、　Ｖ　Ｉ　
Ｂ＝　”１”ノ場合信号ＶＩＢが１”となるとＮＯＲゲ
ート８の出力信号（ｄ　”　、　Ｏ”となり、Ｎカウン
タ３とＩカウンタ４の入力Ｒ３に′０”を供給し、リセ
ット状態を解除して、カウント状態とする。

そうすると、主発振器２の出力信号に基づいてＮカウン
タ３の歩進（ｎ−＝Ｃ）→１→２→・・・・・・→Ｎ−
２−＋Ｎ−１；Ｎ＝６４　）を行なう。そして−、ｎ＝
Ｎ−１（ｅａ）となり、次の歩進タイミングではｎ＝ｏ
となるとともに、出力ＣＯからキャリ信号を出力する。

Ｎカウンタ３の出力ＣＯから出力するキャリ信号はＡＮ
Ｄゲート６を介してエカウンタ４の入力ＩＮに供給し、
キャリ信号が発生すると、Ｉカウンタ４の歩進（ｉ＝＝
ｏ→１→２→・・・・・・→ニー１；ｌ−８）を行なう
。

そして、エカウンタ４の出力信号ｉ：ｌ−１（Ｉ−８）
まで歩進が進むと、（Ｉ−１）検出器５の出力信号は１
１０”となり、ＡＮＤゲート６の出力信号は常時゛′０
“となって、エカウンタ４０歩進を停止する。

この結果、Ｎカウンタ３とエカウンタ４の出力信号に基
つき、ビブラートメモリ１から波形ナンバｉ　＝　Ｏ−
）　ｉ　＝　１→ｉ＝２→・・・・・・ｉ　＝　Ｉ　−
１（７）のビブラート波形を順次読み出すことになる０
そして、最終波形である波形ナンバｉ＝７となると、波
形ナンバ７のビブラート波形をくり返し読み出すことに
なる０ ■　信号ｐｖ１１＝”１ｇν、　Ｖ　Ｉ　Ｂ＝”ｏ”ノ
場合信号ＫＯＮ＝”０”の時ＮＯＲゲート８の出力信号
は“１”となシ、前述した■の場合と同様にビブラート
メモリ１から読み出す波形サンプルｆ（ｘｉ、ｎ）はｆ
（Ｘｏ、。）となシ、ビブラートオフ状態となる。

信号ＫＯＮが”Ｏ“から′１″に変化すると、ＡＮＤゲ
ート７の出力信号は“１″となシ、ＮＯＲゲート８の出
力信号はパ１”がら０″′になる。

そうすると、前述した■の場合と同様にビブラートメモ
リ１に記憶しているビブラート波形を順次読み出しく波
形ナンバｉ二〇→１→２→・・・・・・→ニー１　（７
）　）、ディレービブラート信号を発生し、最終のビブ
ラート波形（ｉ＝７　）’ｆｒｙり返し読み出す０ そして、再び、信号ＫＯＮが０”から°Ｉ　Ｉ　１１に
変化すると上述と同様の処理を行ない、ディレービブラ
ート信号を発生することになる。

なお、ビブラートメモリ１の容量ｔＤ（ｉｊ、ＭＤＣ＝
＝ＮＸＩ＝＝６４Ｘ８＝５１２語となり、１語金８ビッ
ト構成とするとＭＤＣ：４０９６ビツトとなる。

このように、ビブラートメモリ１に複数周期で生成する
ディレービブラート信号を記憶しておき、信号ＫＯＨに
応じて、複数周期のビブラート波形を順次読み出し、最
終のビブラート波形をくり返し読み出して、ディレービ
ブラート信号全発生する構成としているので、シフタと
いう回路規模の大きい要素が不必要とな９、比較的簡単
な回路構成でディレービブラート信号の発生が実現でき
る。

また、ディレービブラート信号は、１周期ごとに振幅レ
ベルが異なる波形だけでなく、ビブラートメモリ１に波
形の形状および振幅レベルの異なるビブラート波形を記
憶しておくことにより、複雑に変化するディレービブラ
ート信号が発生できる０ 第２図に本発明の他の実施例の構成図を示す。

第１図と同一機能を有するものには同一符号を付して説
明を省略する。

第２図において、９は異なる複数周期のビブラート波形
全記憶するビブラートメモリで差分ｐｃＭ化（Ｄｆ（Ｘ
ｉ、ｎ）＝ｆ（Ｘｉ、ｎ−ｘｉ、ｎ−＋））　Ｌ、た波
形サンプルを記憶している。１ｏは累算器である。

第１図中のビブラートメモリーには、ヒフラード波形を
Ｐ　ＣＭ　（ｆ（Ｘｉ’、ｎ　）　）の形ヤ記憶してい
だが、第２図中のビブラートメモリ９には、ビブラート
波形を差分ＰＧＭ化した形で記憶し累算器１０において
累算処理（ｆ（Ｘｉ、ｎ）”ｆ’（Ｘｉ、ｎ−１）十Ｄ
ｆ（Ｘｔ、ｎ’　）　）を行ないＰＧＭの形のビブラー
ト波形を復元するようになっており、ビブラートメモリ
９のデータ容量を削減することができる。

第３図に本発明の他の実施例の構成図を示す。

第１図と同一機能を有するものには同一符号を付して説
明を省略する。

第３図において、１１はビブラートメモリ、１２は累算
器、１３はにカウンタ、１４はＬカウンタである０ ビブラートメモリー１に記憶するビブラート波形は、ビ
ブラート波形１周期をＬ分割し、各分割点間の差分値を
４　したデータλＬ（Ｘｔ、１）を記に 憶している。なお、第１図中のビブラートメモリ１Ｖｃ
記憶したＮ分割したビブラート波形との関係を下記に示
す。

Ｎ＝Ｌ＋Ｋ　、ｎ＝ｕ、　１．−−−−−−、Ｎ−１゜
／＝Ｑｇ１．・・・、・・・、Ｌ−１ 第３図において、ＮＯＲゲート８の出力信号が′１”か
ら％％　Ｑ　１１に変化すると、Ｋカウンタ１３゜Ｌカ
ウンタ１４、エカウンタ４はリセット状態からカウント
状態になる。

そうすると、主発振器２の出力信号に応じて、Ｋカウン
タ１３の歩進を行ない歩進状態が（Ｋ−１）から（Ｃ９
に、変化すると出力ＣＯからキャリ信号ＩＬカウンタ１
４の入力ＩＮに供給し、Ｌカウンタ１４の歩進を行なう
。以降、Ｋカウンタ１３の出力ＣＯからキャリ信号を出
力するたひに、Ｌカウンタ１４の歩進を行なう。そして
、Ｌカウンタ１４の歩進状態が（Ｌ−１）から（０）に
変化すると出力ＣＯからキャリ信号をＡＮＤゲート６を
介してビブラート波形ナンバを表わすエカウンタ４の入
カニＮに供給し、エカウンタ４０歩進を行なう。以降、
Ｌカウンタ１４の出力ＧＯからキャリ信号を出力するた
びに、Ｉカウンタ４の歩進を行なう。そして、エカウレ
タ４の歩進状態が（ニー１）となると第１図と同様に−
（１−１）検出器５の出力信号が０”となシ、工ヵウン
タ４の歩進を停止する。

Ｌカウンタ１４とエカウンタ４の出力信号に基づいたデ
ータがビブラートメモリ１１から読み出し、累算器に供
給する。

累算器１２において、ビブラートメモリ１１から読み出
したデータを用い累算処理を行ないＰＧＭの形のビブラ
ート波形ｆ（ｘｉ、ｎ＞’５復元する。なお、ビブラー
ト波形にサンプル分はＬカウンタ１４゜エカウンタ４の
歩進状態は変化せず、ビブラートメモリ１１から読み出
すデータは同一のものとなり、Ｋサンプル分間−データ
を用い累算することにより、前述の（１）式の演算を行
ない、ＰＣＭの形のビブラート波形が復元できる。

このように、ビブラート波形１周期ｔ−Ｌ分割し、各分
割点間の差分子ｗＬを１７にしたデータをビブラートメ
モリ１１に記憶しておき、ビブラート波形にサンプル会
同−データを読み出し、累算処理を行なってＰＣＭの形
のビブラート波形を発生することにより、ビブラートメ
モリの容量をさらに削減することができる。

本発明のビブラート信号発生装置を利用するものとして
、特願昭５７−２３１４８２号「楽音発生装置」に用い
たノートクロック発生部などがある０ 第４図に特願昭５７−２３１４８２号「楽音発生装置」
のノートクロック発生部の要部の構成図を示す。

第４図において、８０１は主発振器、８０２はシーケン
サ、８ｏ４はタイマー、８ｏ５は比較レジスタ部、８ｏ
６は周波数データプロセッサ（ＦＤＰ）、８１０は計算
要求フラグ発生部である。

タイマ８０４の出力信号とＦＤＰ８０６から供給した周
波数データとの比較を行ない、一致が検出できれば一致
パルスを比較レジスタ８０６から計算要求フラグ発生部
８１０に供給する。そして、シーケンサ８０２に基づい
た所定のタイミングで周波数データの更新処理を行なう
ことにょシノートクロック信号を発生するものである。

下式に周波数データの更新方法を示す。

ＮＦＤ＝：ＭＯＤ（ＯＦＤ＋ＦＤ、ＴＤｍａｘ）ＮＦＤ
／／ｉ、新しい周波数データ ＯＦＤは、更新前の周波数データ ＰＤは、　発生音階によって決まっている音階データ、
たとえば、Ｃ音であれ ば、（４７８）、。である ＴＤ　は、タイマー８０４の出方状態数でるａｘ ９、ＴＤｍａ！＝２１０すなわち、 （１０２４）１ｏとなっている。

そして、ＦＤＰ８ｏ６では、シーケンサ８０２に基づい
て、下式に示す演算を順次行ない、データＰＤをめ、周
波数データの更新を行なっている。

■　ｃｐｎ＝ｃｐＤ＋ｃｖｎ ■　ｃｐｐ＝ｃｐｐ＋ｃｅｎ ■　ＣＰＤ＝（３ＰＤ＋ｌＢＤ ■　ｐ　Ｄ　＝ＥＸＰ（ＣＰＤ）＋ΔＥＸＰ（ＣＰＤ）
■　ＮＦＤ＝ＯＦＤ＋ＰＤ ＣＰＤは、セント尺度上の音階データである、ＣＶＤ１
ｄ、セント尺度上のビブラートメモリ、ＣＢＤは、セン
ト尺１を上のビートデータ、ＰＤは、周波数に正比例し
た音階データである２上式■〜■において、セント尺度
上のデータの加算を行ない、■において、指数変換処理
を行なって周波数に正比例するデータＰＤをめ、（へ）
において周波数データの更新処理を行ない、ビブラート
あるいはグライド効果などを付加したノートクロック信
号が発生できるようになっている。

そこで、本発明のビブラート信号発生装置で発生したビ
ブラート信号を上式■のデータＣＶＤとして用いること
ができる。

なお、第１図〜第３図で説明した、Ｎカウンタ３、エカ
ウンタａ、Ｎカウンタ１３、Ｌカウンタ１４の歩進処理
も、シーケンサ８０２に基づいてＦ　Ｄ　Ｐ　８０６内
で行なうことにより、カウンタを構成する要素がレジス
タとＦＤＰ８０６内の加算器を用いた＋１加算で実現で
き、回路規模を少さくすることが可能となる。

発明の詳細 な説明したように、本発明のビブラート信号発生装置は
、異なる複数周期のビブラート波形を記憶するビブラー
トメモリと、上記ビブラートメモリに記憶した複数周期
のビブラート波形を順次読み出し最終のビブラート波形
をくシ返し読み出すデータ読み出し制御部とを具備し、
ビブラート信号を発生するように構成したものであるの
で、シックという回路規模の大きい要素が不必要となシ
、比較的簡単な回路構成でディレービブラート信号が発
生できる。′ さらに、１周期ごと異なる波形の形状および振幅レベル
のビブラート波形をビブラートメモリに記憶しておくこ
とにより、複雑に変化するディレービブラート信号が発
生できる０

【図面の簡単な説明】

第１図〜第３図はそれぞれ本発明の実施例の構成図、第
４図は本発明のビブラート信号発生装置を用いることが
できるノートクロック発生部の要部の構成図である。 １．９．１１・・・・・・ビブラートメモリ、２・・・
・・・主発振器、３　・−・−・−Ｎカウンタ、４・・
・・・・Ｎカウンタ、６．７・・・・・・ムＮＤゲート
、８・・・・・・ＮＯＲゲート、１０　ｒ　１２・・・
・・・累算器、１３・・・・・・Ｎカウンタ、１４・・
・・・・Ｌカウンタ。

Claims (1)

【特許請求の範囲】
1. 異なる複数周期のビブラート波形を記憶するビブラート
   メモリと、上記ビブラートメモリに記憶した複数周期の
   ビブラート波形を順次読み出し最終のビブラート波形ヲ
   ＜シ返し読み出すデータ読み出し制御部とを具備したこ
   とを特徴とするビブラート信号発生装置。