JPS6022366Y2 - 電子式卓上計算機 - Google Patents

Description

【考案の詳細な説明】 本考案は電子式卓上計算機に関し、特に四則演算教育用
の電子式卓上計算機（以下教育電卓という）に関するも
のである。

一般にこの種の電卓は演算数、被演算数、および演算結
果を自動発生させ、そのうちの２つを表示することによ
って問題提示を行い、残りの１つを正解として表示せず
操作者からの解答と比較し、その正誤判定を行う形式で
構成される。

第１図は従来の教育電卓の一般的な構成の概略図である
。

１は四則演算の種類を決定するファンクションキ一群、
２は一個、または複数個のフリップフロップを含むファ
ンクションキー用エンコーダおよび記憶回路、３は前記
２の内容に従った四則問題を作成する問題作成回路、４
は前記３で作成された問題を記憶するレジスタ、５は前
記３で作成された問題の正解を記憶するレジスタ、６は
例えば蛍光表示管等を含む表示装置、７は解答入力用の
数値キ一群、８は一個、または複数個のフリップフロッ
プを含む数値キー用エンコーダ、９は前記数値キー７に
より入力された解答を記憶するレジスタ、１０は操作者
が解答入力の完了した時点で解答の正誤を知るために操
作する操作キー、１１は前記キー１０が操作されると比
較時間を設定すべく１ワードタイムのパルスを一個発生
する、一個または複数個のフリップフロップを含むパル
ス発生回路、１２は前記レジスタ９の出力と前記パルス
発生回路１１の出力の論理積をつくるアンドゲート、１
３は前記レジスタ５の出力と前記パルス発生回路１１の
出力の論理積をつくるアンドゲート、１４は前記レジス
タ５に予め用意されてたる正解と前記レジスタ９に記憶
されている内容とを比較する比較回路、１５は比較結果
が一致しなかった、即ち誤解答があった場合に、誤解答
があったことを記憶するフリップフロップである。

まずファンクションキー１により所望の四則指定を行う
。

例えは名のキーが指定されると、これが記憶回路２に記
憶される。

次に問題作成回路３によって２の内容に沿った問題が作
られる。

今の場合割算が指定されているから例えば１８÷４＝２
、という演算を行うものとして、このうちのたとえばｒ
８÷４＝ヨがレジスタ４に問題として記憶され、これは
また表示装置６に表示され、操作者に問題を提供する。

一方レジスタ５には正解ここではｒ２ヨが記憶され操作
者からの解答を待つ。

次に操作者がａのキーにより１３．を入力すると、これ
はレジスタ９に記憶され、また表示装置６に表示される
。

そこで操作キー１０が操作されるとパルス発生回路１１
により１ワードタイムのパルスが発生してアンドゲート
１２および１３を導通し、レジスタ５およびレジスタ９
の内容が比較回路１４により比較される。

ここでは誤答であるので表示装置６において誤答の表示
がなされる。

次に操作者がｒ２Ｊを入力し、キー１０を操作するとこ
れは正解であるので表示装置６においてこの正解がその
まま表示される。

以下同様の操り返しにより計算練習が実行される。

ところで従来の教育用電卓では、除算は商が整数である
問題に限定されていた。

しかし商が整数にならない問題は余りを表示できる（操
作者が入力できる）ようにした方が計算練習にもより効
果的である。

しかも商が整数である問題に限定すると問題数が極端に
制限されるが余りを表示できるとその制限がなく問題数
も豊富になる。

本考案の目的は上記の点を考慮して除算の余りも解答と
して要求し、その正誤判定を行う教育用電卓を提供する
ことにある。

本考案はとくに余りをもつ除算と余りをもたない除算と
に関らず、同一のハードウェア回路を使って高速に解答
の正誤判定を行なう新規な回路を有する電子式卓上計算
器を提供することにある。

以下図面を用いて本考案を説明する。

第２図は本考案の一実施例を示すブロック図である。

１は四則演算の種類を決定するファンクションキ一群、
２はファンクションキー用エンコーダおよび記憶回路、
３は問題作成回路、４は前記問題作成回路３で作成され
た問題を記憶するレジスタ、５−ａは前記問題作成回路
３で作成された問題の正解（除算の場合は商のみ）を記
憶するレジスタ、５−ｂは除算の余りを記憶するレジス
タ、６は例えば螢光表示管等を含む表示装置、７は解答
入力用の数値キ一群、８は数値キー用エンコーダおよび
記憶回路、９−ａは操作者からの解答を記憶するレジス
タ（除算の場合は商のみ）、９−すは操作者からの余り
の解答を記憶するレジスタ、１０は操作者が入力して解
答の正誤を知るための操作キー、１１は、前記操作キー
１０が操作されると２ワードタイムのパルスを一個発生
する、一個または複数個のフリップフロップを含むパル
ス発生回路、１４はレジスタ５−ａおよびレジスタ５−
ｂに記憶されている内容とレジスタ９−ａ、およびレジ
スタ９−ｂに記憶されている内容とを比較する比較器、
１５は比較結果が一致しなかった、即ち誤解答があった
場合に、誤解答があったことを記憶するフリップフロッ
プである。

また１６は１ワードタイムの周期で反転を繰り返す、一
個または複数個のフリップフロップを含むワードパルス
発生回路、１７はパルス発生回路１６の出力パルスの相
反ヲつくるインバータ、１８はレジスタ５−ａの出力と
パルス発生回路１６の出力との論理積をつくるアンドゲ
ート、１９はレジスタ５−ｂの出力、インバータ１７の
出力およびフリップフロップ２２の出力の論理積をつく
るアンドゲート、２０はアンドゲート１８の出力とアン
ドゲート１９の出力との論理和をつくるオアゲートであ
る。

さらに２１は操作者が余りの入力を計算機に指示する為
に操作する余り入力指示キー、２２は前記余り入力指示
キー２１が操作されたことを記憶するフリップフロップ
、２３はフリップフロップ２２の出力の相反をつくるイ
ンバータ、２４は記憶回路８の出力とフリップフロップ
２２の出力との論理積をつくるアンドゲート、２５は記
憶回路８の出力とインバータ２３の出力との論理積をつ
くるアンドゲート、２６はパルス発生回路１６の出力の
相反をつくるインバータ、２７はレジスタ９−ａの出力
とパルス発生回路１６の出力との論理積をつくるアンド
ゲート、２８はレジスタ９−ｂの出力とインバータ２６
の出力とフリップフロップ２２の出力との論理積をつく
るアンドゲート、２９はアンドゲート２７の出力とアン
ドゲート２８の出力との論理和をつくるオアゲート、１
２はパルス発生回路１１の出力とオアゲート２９の出力
との論理積をつくるアンドゲート、１３はパルス発生回
路１１の出力とオアゲート２０の出力との論理積をつく
るアンドゲートである。

ファンクションキ一群１の日のキー操作により、問題作
成回路３で例えば１７÷３＝２余りＬという演算を行う
ものとして、このうちのたとえば１７÷３＝ ヨはレジ
スタ４に問題として記憶され、これはまた表示装置６に
表示されて問題提示を行う。

また商の１２Ｊはレジスタ５−ａに、余りのｒＩＪはレ
ジスタ５−ｂにそれぞれ記憶され操作者からの解答を待
つ。

このとき余りのキー２１はまだ操作されていないので、
フリップフロップ２２はリセットされており、従ってア
ンドゲート２４は非導通の状態である。

一方アンドゲート２５の一方の入力はインバータ２３を
通してフリップフロップ２２の出力に接続されているの
で導通の状態である。

そこで操作者が■のキーによりｒ２Ｊを入力すると、こ
れはアンドゲート２５を通してレジスタ９−ａに記憶さ
れると同時に表示装置６にも表示される。

次に操作者が余りのキー２１を操作すると、フリップフ
ロップ２２がセットされ、アンドゲート２４および２５
の導通、非導通の状態が逆転し、アンドゲート２４が導
通に、アンドゲート２５が非導通になる。

またフリップフロップ２２の出力は表示装置６にも接続
されているので例えば１０．のような記号が表示され、
操作者に余りの入力を指示するこの記号は、使用する表
示装置で実現できるものであればどんな記号でもよいの
はもちろんである。

そこで操作者が田のキーによりｒｌ、Ｊを入力すると、
これはアンドゲート２４を通してレジスタ９−ｂに記憶
されると同時に表示装置６にも表示される。

このように余りのキー２１を操作する以前に置数された
内容は商の解答としてレジスタ９−ａに、余りのキー２
１を操作した後に置数された内容は余りの解答としてレ
ジスタ９−ｂにそれぞれ記憶される。

ところでパルス発生回路１６は、１ワードタイムのパル
ス幅のパルスを発生しているのでアンドゲート１８，１
９および２７．２８は１ワードタイムごとに導通、非導
通の状態が反転している。

しかしアンドゲート１２および１３はＡＮＳキー１０が
操作されないかぎり非導通の状態であるのでレジスタ５
−ａ、５−ｂおよび９−ａ、９−ｂの内容は比較器１４
には送られない。

そこで次に操作者がＡＮＳキー１０を操作するとパルス
発生回路１１から２ワードタイムのパルスが一個発生さ
れるので、その２ワードタイムだけアンドゲート１２お
よび１３が導通状態となる。

今パルス発生回路１１および１６の出力のタイミングを
図示すると第３図のようになる。

第３図のＡの時間にはアンドゲート１８，２７および１
２．１３が導通するのでレジスタ５−ａｌおよび９−ａ
の内容、即ち商の部分がそれぞれオアゲート２０および
２９を通して比較器１４に送られ比較される。

また第３図のＢの時間にはアントゲ−）１９．２８およ
び１２．１３が導通するのでレジスタ５−ｂｌおよび９
−ｂの内容、即ち余りの部分がそれぞれオアゲート２０
および２９を通して比較器１４に送られ比較される。

第４図は前記キー操作例と表示状態を示す図である。

ここでは操作者が入力した解答が正解である場合（ｄ）
の表示は（ｅ）と同じで変化しないが、正解であること
を表わす記号を表示するか、音をだす等のくふうをして
正解であることをより明確にすることもできるのはもち
ろんである。

また第２図において、アンドゲート１９および２８は余
りキー２１が操作されない限に非導通の状態である。

だから操作者が商を入力した後に余りキーを操作せず、
即ち余りを入力しないで、ただちにＡＮＳキーを操作す
ると、レジスタ５−ｂおよび９−ｂに記憶されている余
りの情報は比較器に送られず商だけの正誤判定が行われ
る。

以上説明したように本考案教育用電卓によれば除算では
、商だけの正誤判定はもとより、商と余りの両方の正誤
判定を行うことができるので計算練習の教育効果をより
一層あげることが可能となる。

【図面の簡単な説明】

第１図は従来の教育を目的とする電子式卓上計算機の一
般的な構成のブロック図、第２図は本考案の一実施例の
ブロックク図、第３図は第２図のＡＮＳキーが操作され
たときの１１および１６の出力のタイミングを示す図、
第４図は第２図の実施例における表示例である。 図において、１・・・・・・ファンクションキー、２゜
訃・・・・・エンコーダおよび記憶回路、３・・・・・
・問題作成回路、４ｔ ５−ａｔ ５−ｂｙ ９
−ａｔ ９−ｂ−・・・・・レジスタ、６・・・・・
・表示装置、７・・・・・・数値キー、１０・・・・・
・操作キー、１１・・・・・・パルス発生回路、１２．
１３，１８，１９，２４，２５，２７，２８・・・・・
・アンドゲート、１４・・・・・・比較器、１５・・・
・・・フリップフロップ、１６・・・・・・ワードパル
ス発生器、１７．２３．２６・・・・・・インバータ、
２０．２９・・・・・・オアゲート、２１・・・・・・
余り入力指示キー ２２・・・フリップフロップ。

Claims (1)

【実用新案登録請求の範囲】
1. 除算問題発生機能と、発生した問題に対する正解データ
   の作成機能と、外部から入力される操作者の解答データ
   の正誤を判断する機能とを有する電子式卓上計算機にお
   いて、除算問題に対する正解データの正解商データおよ
   び正解余りデータを夫々別々に記憶する第１および第２
   の記憶回路と、操作者が入力する解答データの解答商デ
   ータおよび解答余りデータを夫々別々に記憶する第３お
   よび第４の記憶回路と、余りデータ入力を指示する指示
   信号が発生されていない時は操作者が入力するデータを
   前記第３の記憶回路にセットし、前記指示信号が発生さ
   れている時は操作者が入力するデータを前記第４の記憶
   回路にセットする第１のゲート回路と、前記第１の記憶
   回路の出力と前記第３の記憶回路の出力との組および前
   記第２の記憶回路の出力と前記第４の記憶回路の出力と
   の組を夫々別々に選択して交互に出力する第２のゲート
   回路と、この第２のゲート回路の出力をうけ、操作者が
   入力する解答終了データに応答して前記第２のゲート回
   路の出力を比較器へ入力する第３のゲート回路と、前記
   比較器による比較結果に基いて正解データと解答データ
   とが不一致の場合誤解答を示す信号を作成する回路とを
   有することを特徴とする電子式卓上計算機。