JPS60224238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60224238A JPS60224238A JP59080047A JP8004784A JPS60224238A JP S60224238 A JPS60224238 A JP S60224238A JP 59080047 A JP59080047 A JP 59080047A JP 8004784 A JP8004784 A JP 8004784A JP S60224238 A JPS60224238 A JP S60224238A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- substrate
- semiconductor element
- conductor
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、配線ノ４’ターンが形成された基板に半導
体素子を埋め込む構造の半導体装置を製造する方法に関
する。
体素子を埋め込む構造の半導体装置を製造する方法に関
する。
（従来技術）
薄型を目的とした上述構造の半導体装置の従来例を第１
図に示す。この図において、１は配線／４’ターン（図
示せず）を形成したプリント基板で、貫通孔２が形成さ
れる。この貫通孔２内に、ダイボンドシート３上に接着
して半導体素子４が設けられる。この半導体素子４は、
表面の電極が、基板１上の配置ｉｉ ｐ４ターンにポン
ディグワイヤ５により接続される。また、このポンディ
グワイヤ５による配線部および前記半導体素子部は、樹
脂６により封止される。
図に示す。この図において、１は配線／４’ターン（図
示せず）を形成したプリント基板で、貫通孔２が形成さ
れる。この貫通孔２内に、ダイボンドシート３上に接着
して半導体素子４が設けられる。この半導体素子４は、
表面の電極が、基板１上の配置ｉｉ ｐ４ターンにポン
ディグワイヤ５により接続される。また、このポンディ
グワイヤ５による配線部および前記半導体素子部は、樹
脂６により封止される。
このような従来の装置において、半導体素子４の裏面に
バイアス電位を加える場合には、ダイボンドシート３に
導電性のものを用いることの外に、このダイボンドシー
ト３に、プリント基板１裏面のバイアス電位の配線ノ４
ターンを導電性の接続方法（例えば導電性樹脂）で接続
する必要がある。
バイアス電位を加える場合には、ダイボンドシート３に
導電性のものを用いることの外に、このダイボンドシー
ト３に、プリント基板１裏面のバイアス電位の配線ノ４
ターンを導電性の接続方法（例えば導電性樹脂）で接続
する必要がある。
さらに、ダイボンドシート３と半導体素子４の裏面とを
、あらかじめ導電性を有する接続方法で接続しておく必
要がある。
、あらかじめ導電性を有する接続方法で接続しておく必
要がある。
このように、従来の装置では、半導体素子４の裏面にバ
イアス電位を加えたい場合（Ｎ−ＭＯ８半導体の場合通
常行われる）、半導体素子４の裏面からプリント基板１
の配線ノｆターンまで２度の導電性のある接続を行う必
要があシ、工程が繁雑になった。！た、この接続には、
高温の必要々共晶などのメタリックな接続ができないた
めに導電性樹脂を用いることになるので、２度も接続を
行うと、接触抵抗が高くなるという欠点があった。
イアス電位を加えたい場合（Ｎ−ＭＯ８半導体の場合通
常行われる）、半導体素子４の裏面からプリント基板１
の配線ノｆターンまで２度の導電性のある接続を行う必
要があシ、工程が繁雑になった。！た、この接続には、
高温の必要々共晶などのメタリックな接続ができないた
めに導電性樹脂を用いることになるので、２度も接続を
行うと、接触抵抗が高くなるという欠点があった。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、基板に埋め込まれた半導体素子の裏面にバイアス電位
を加える場合に従来の欠点を解決できる半導体装置の製
造方法を提供することにある。
、基板に埋め込まれた半導体素子の裏面にバイアス電位
を加える場合に従来の欠点を解決できる半導体装置の製
造方法を提供することにある。
（発明の概要）
この発明の要点は、基板に埋め込まれた半導体素子の裏
面を露出させ、この面に直接、基板の配線パターンと接
続するための導体を形成することにある。
面を露出させ、この面に直接、基板の配線パターンと接
続するための導体を形成することにある。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
２図はこの発明の一実施例を説明するための断面図であ
る。この図において、１１は配線パターン（図示せず）
を形成したプリント基板で、まず、この基板１１に第２
図（ａ）に示すように貫通孔１２を形成する。次に、同
第２図（ａ）に示すように、基板１１の裏面に、貫通孔
１２を塞ぐ形で、接着剤の付いた耐熱性フレキシブルテ
ープ（以下粘着テープという）１３ｔ−貼夛付ける。次
いで、この粘着テープ１３で底部側が塞がれた前記貫通
孔１２に同じく第２図（ａ）に示すように半導体素子１
４を挿入して、この半導体素子１４ｔ−前記粘着テープ
１３上に接着固定する。しかる後、半導体素子１４の電
極と基板１１表面の配Ｗｊ／”ターンとを同第２図（ａ
）で示すようにワイヤ１５で接続した上で、このワイヤ
１５による配線部および半導体素子部を同第２図（ａｌ
に示すように樹脂１６で封止する。
２図はこの発明の一実施例を説明するための断面図であ
る。この図において、１１は配線パターン（図示せず）
を形成したプリント基板で、まず、この基板１１に第２
図（ａ）に示すように貫通孔１２を形成する。次に、同
第２図（ａ）に示すように、基板１１の裏面に、貫通孔
１２を塞ぐ形で、接着剤の付いた耐熱性フレキシブルテ
ープ（以下粘着テープという）１３ｔ−貼夛付ける。次
いで、この粘着テープ１３で底部側が塞がれた前記貫通
孔１２に同じく第２図（ａ）に示すように半導体素子１
４を挿入して、この半導体素子１４ｔ−前記粘着テープ
１３上に接着固定する。しかる後、半導体素子１４の電
極と基板１１表面の配Ｗｊ／”ターンとを同第２図（ａ
）で示すようにワイヤ１５で接続した上で、このワイヤ
１５による配線部および半導体素子部を同第２図（ａｌ
に示すように樹脂１６で封止する。
しかる後、粘着テープ１３を剥離する。すると、半導体
素子１４の裏面、基板１１の被覆されていた裏面部およ
び封止樹脂１６の裏面部が露出する。
素子１４の裏面、基板１１の被覆されていた裏面部およ
び封止樹脂１６の裏面部が露出する。
そこで、次に、第２図（ｂ）に示すように、この露出面
に、半導体素子１４の裏面と基板１１真面のバイアス電
位の配線パターン（第２図（ｂｌでは、特にこの配線パ
ターンを符号１７を付して示す）とを接続するための導
体１８を形成する。この導７体１８は例えば導電性樹脂
（銀ペースト、金ペーストなど）からなる。あるいは、
真空蒸着法により蒸着される金属によシ導体１８を形成
してもよい。
に、半導体素子１４の裏面と基板１１真面のバイアス電
位の配線パターン（第２図（ｂｌでは、特にこの配線パ
ターンを符号１７を付して示す）とを接続するための導
体１８を形成する。この導７体１８は例えば導電性樹脂
（銀ペースト、金ペーストなど）からなる。あるいは、
真空蒸着法により蒸着される金属によシ導体１８を形成
してもよい。
その後、この導体１８および半導体素子１４の裏面を保
護するために、あるいは絶縁性を保つために、必要なら
ば、それらに図示しないが樹脂などを薄くコーティング
する。
護するために、あるいは絶縁性を保つために、必要なら
ば、それらに図示しないが樹脂などを薄くコーティング
する。
（発明の効果）
以上の一実施例から明らかなように、この発明の方法で
は、基板に埋め込まれた半導体素子の裏面を露出させ、
この面に直接、基板の配線パターンと接続するための導
体を形成する。したがって、接続の工程は一度であり、
工程の簡略化、接触抵抗の低減を図ることができる。さ
らに、この発明の方法によれば、ダイボンドシートのよ
うな仲介物を省略して、その分、全体の厚さを薄くする
ことができる。よって、得られた装置を薄型製品（ＩＣ
カードや時計など）へ適用することが可能となる。
は、基板に埋め込まれた半導体素子の裏面を露出させ、
この面に直接、基板の配線パターンと接続するための導
体を形成する。したがって、接続の工程は一度であり、
工程の簡略化、接触抵抗の低減を図ることができる。さ
らに、この発明の方法によれば、ダイボンドシートのよ
うな仲介物を省略して、その分、全体の厚さを薄くする
ことができる。よって、得られた装置を薄型製品（ＩＣ
カードや時計など）へ適用することが可能となる。
第１図は従来の半導体装置を示す断面図、第２図はこの
発明の半導体装置の製造方法の一実施例を説明するため
の断面図である。 １１・・・プリント基板、１２・・・貫通孔、１３・・
・耐熱性フレキシブルテープ（粘着チー７’）、１４・
・・半導体素子、１５・・・ワイヤ、１６・・・樹脂、
１７・・・配線パターン、１８・・・導体。 特許出願人 沖電気工業株式会社 第１図 第２図 ６
発明の半導体装置の製造方法の一実施例を説明するため
の断面図である。 １１・・・プリント基板、１２・・・貫通孔、１３・・
・耐熱性フレキシブルテープ（粘着チー７’）、１４・
・・半導体素子、１５・・・ワイヤ、１６・・・樹脂、
１７・・・配線パターン、１８・・・導体。 特許出願人 沖電気工業株式会社 第１図 第２図 ６
Claims (3)
- （１）配線ツヤターンが形成された基板に貫通孔を設け
る工程と、その貫通孔を塞ぐ形で前記基板の裏面に接着
剤の付いたチーｆｔ−貼夛付ける工程と、このテープで
底部側が塞がれた前記貫通孔に挿入して前記テープ上に
半導体素子を接着固定する工程と、その半導体素子の電
極と基板面の配線／４’ターンとをワイヤで接続する工
程と、そのワイヤによる配線部および前記半導体素子部
を樹脂で封止する工程と、この封止工程後に前記テープ
を剥がす工程と、これにより露出した半導体素子裏面と
前記基板裏面に形成された配線パターンとを彎続する導
体を、半導体素子の裏面、基板の裏面および封止樹脂の
裏面部に形成する工程とを具備してなる半導体装置の製
造方法。 - （２）導体として導電性樹脂を用いることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）導体として真空蒸着法により蒸着された金属を用
いたことｔ−特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59080047A JPS60224238A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59080047A JPS60224238A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60224238A true JPS60224238A (ja) | 1985-11-08 |
Family
ID=13707325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59080047A Pending JPS60224238A (ja) | 1984-04-23 | 1984-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60224238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1304739A1 (en) * | 2001-10-15 | 2003-04-23 | United Test Center Inc. | Semiconductor device and method for fabricating the same |
-
1984
- 1984-04-23 JP JP59080047A patent/JPS60224238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1304739A1 (en) * | 2001-10-15 | 2003-04-23 | United Test Center Inc. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP2641869B2 (ja) | 半導体装置の製造方法 | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US4727633A (en) | Method of securing metallic members together | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPS60224238A (ja) | 半導体装置の製造方法 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JPH0159755B2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
| JPH043500Y2 (ja) | ||
| JP3304447B2 (ja) | 電子部品搭載用基板 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS6029228B2 (ja) | 半導体素子接続用テ−プ | |
| JPS60129897A (ja) | 小型電子機器 | |
| JPS6331127A (ja) | 半導体装置用絶縁性基板 | |
| JPH0298154A (ja) | キヤリアテープ | |
| JPS62128133A (ja) | 半導体装置の製造方法 | |
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPS60227452A (ja) | 半導体装置およびその製造方法 | |
| JP2003303920A (ja) | 配線板及びそれを用いた半導体装置の製造方法 | |
| JPH05166961A (ja) | 半導体装置及びその実装方法 | |
| JPS5938757B2 (ja) | チップ実装用配線基板の製造方法 |