JPS60224320A - 論理積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、鉄道信号の処理装置に用いる論理積回路のよ
うに、複数入力の論理積演算発振器と、その出力を整流
する整流回路とを備えた論理積回路に関する。

従来技術 複数入力の論理積演算発振器の出力信号を整流回路でｎ
倍の電圧に整流し、その整流出力を回路出力とする論理
積回路は、種々提案されている（特公昭４５−２９０５
４号、実開昭５７−４７６４号）。しかし、従来のこの
種の論理積回路は、前記論理積演算発振器を、各入力信
号がともに所定のレベルのときだけ発振する構成の発振
器としている゛ため、全ての入力信号が所定のレベルで
ないとき前記論理積演算発振器の直流出力がＬレベル（
又はＨレベル）であるが、入力信号の一つが所定のレベ
ルに達したことにより前記論理積演算発振器の直流出力
がＬレベルからＨレベルに（又はその逆に）変化したり
、逆に所定のレベルに達していた入力信号が所定のレベ
ルに達しなくなったことにより前記論理積演算発振器の
直流出力がＨレベルからしレベルに（又はしレベルから
Ｈレベルに）変化する等、入力信号のレベルの変化にと
もなって、論理積演算発振器の直流出力レベルが変化づ
ることがあり、この変化により整流回路の出力にスパイ
クＮ音を生じてしまう欠点がある。

発明の目的 本発明は、論理積演算発振器の出力レベルが変化したと
きのスパイク雑音の影響を受けることのない論理積回路
を提供することを目的とする。

発明の構成 上記目的を達成するために本発明は、整流回路への入力
信号を整流回路に接続された電源用の端子の電位と逆極
性の電位にクランプするクランプ回路を整流回路の信号
入力側に設けたことを特徴とする。

実施例 以下、図面に示す実施例に基いて本発明を説明する。

第１図は、２人力の論理積回路の一実施例であり、同図
において、（１）は上下にしきい値をもち回路要素の故
障により発振しない論理積演算発振器、（２）は前記論
理積演算発振器（１）の出力信号を所定の電位にクラン
プするクランプ回路、（３）は前記クランプ回路（２）
の出力信号を整流し、平滑する整流回路である。この論
理積回路は、論理積演算発振器（１）に端子（Ｔ１．Ｔ
２　＞への入力信号を入力し、端子（Ｔ３．Ｔ４　）間
に論理積演算発振器（１）用の電源の電圧（Ｅ）を印加
し、端子（Ｔ３）を正側端子とし、端子（Ｔ４　）を負
側端子とし、整流回路（３）の出力端子（Ｔ５、Ｔ６）
間に得られる信号を当該論理積回路の回路出力としＣい
る。

論理積演算発振器（１）は、第１図の例では全体でウィ
ンドウコンパレータとして動作する発振器であるが、端
子（ＴＬＴ２）への入力信号に対して個別に感性性を持
つものであり、また端子（Ｔ１．工２）に個別に継って
感性性を決定している２個の回路（１０，１１）と、両
回路（・１０．１１）が従属発振できるように設けられ
た位相反転回路（１２）とで構成されているが、伯の公
知の論理積演算発振器であってもよい。なお、回路（１
０，１１）は、トランジスタ遅延回路であるが、以下の
説明では便宜上回路（１０，１１）をウィンドウコンパ
レータという。

各ウィンドウコンパレータ（１０，１１）は、図示の例
では直列に接続された３個のトランジスタ（Ｑｌ、Ｑ２
．Ｑ３　）　（Ｑ５．Ｑ６．Ｑｌ　）と８個の抵抗（Ｒ
１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８）　（
Ｒ４ｌ　。

Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、Ｒ１７、Ｒ
１８）とで構成され工いる。トランジスタ（Ｑ２）と（
Ｑ３）及び（Ｑ６）と（Ｑｌ）は、相補の関係にあるト
ランジスタである。また、トランジスタ（Ｑ２）と（Ｑ
６）は、電源をＥとする増幅器の役割をしている。

ウィンドウコンパレータ（１０）のトランジスタ（Ｑｌ
）のベースにはウィンドウコンパレータ（１１）のトラ
ンジスタ（Ｑｌ）の出力がコレクタ抵抗（Ｒ１６、Ｒ１
７）により分圧されて抵抗（Ｒ１８）を介して入力し、
トランジスタ（Ｑ２）のベースにはトランジスタ（Ｑｌ
）の出力が抵抗（Ｒ２，Ｒ３）により端子（Ｔ３）への
電源入力のレベルシフト分を含めて分圧して入力し、ト
ランジスタ（Ｑ３）のベースにはトランジスタ（Ｑ２）
の出力が抵抗（Ｒ４，Ｒ５）により分圧されて入力して
おり、トランジスタ（Ｑ３）の出力はコレクタ抵抗（Ｒ
６，Ｒ７）で分割されて抵抗（Ｒ８）を介して位相反転
回路（１２）に供給される。このウィンドウコンパレー
タ（１０）は、端子（Ｔ３）への電源入力をＥ、端子（
Ｔ１）への入力を１１、抵抗（Ｒ１，Ｒ２，Ｒ３，Ｒ６
，Ｒ７）の抵抗値を各々Ｒ１，Ｒ２、Ｒ３，Ｒ６，Ｒ７
とすると、 （Ｒ４→−Ｒ２＋Ｒ３）Ｅ　（Ｒ６＋Ｒ７）Ｅ、　＜　
ｌ　１＜□ Ｒ３Ｒ５ く以下、１式という）の条件て発振する。

ウィンドウコンパレータ（１１）のトランジスタ（Ｑ５
）のベースには位相反転回路（１２）の出力が入力し、
トランジスタ（Ｑ６）のベースにはトランジスタ（Ｑ５
）の出力が抵抗（Ｒ１２、Ｒ１３）により端子（Ｉ３）
への電源入力のレベルシフト分を含めて分圧して入力し
、トランジスタ（Ｑｌ）のベースにはトランジスタ（Ｑ
６）の出力が抵抗（Ｒ１４、Ｒ１５）により分圧されて
入力している。

このウィンドウコンパレータ（１１）は、端子（Ｉ３）
への電源入力をＥ１端子（Ｉ２）への入力信号を１２、
抵抗（Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１６、Ｒ１７）の抵
抗値を各々Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１６、Ｒ１７と
すると、 （Ｒ１１＋Ｒ１２＋Ｒ１３）Ｅ　（Ｒ１６＋Ｒ１７）Ｅ
、＜１２＜□ Ｒ１３Ｒ１７ （以下、２式という）の条件で発振する。このウィンド
ウコンパレータ（１１）の出力は、たとえばトランジス
タ（Ｑ６）のコレクタ出力とすることができる。

位相反転回路（１２）は、トランジスタ（Ｑ４　）と２
１１ｉｉ１の抵抗（Ｒ９，Ｒ１０）とで構成されている
。

トランジスタ（Ｑ４）は、ベースがウィンドウコンパレ
ータ（１０）の出力端子に接続され、コレクタが端子（
Ｔ１）にコレクタ抵抗（Ｒ９）を介して接続されている
とともに抵抗（Ｒ１０）を介しくウィンドウコンパレー
タ（１１）のトランジスタ（Ｑ５）のベースに接続され
、エミッタが端子（Ｉ３）に接続されている。

この論理積演算発振器（１）は、端子（Ｔ１）への入力
信号（１１）が、上限のしきい値を越えているとトラン
ジスタ（Ｑ４）がオンのままであり、下限のしきい値に
達していないとトランジスタ（Ｑ２）がオンのままであ
る。また、端子（Ｔ？）への入力信号（Ｉ２）が、上限
のしきい値を越えているとトランジスタ（Ｑｌ）がオン
のままであり、下限のしきい値に達していないとトラン
ジスタ（Ｑ６）かオンのままである。

しかし、端子（Ｉ２）への入力信号（Ｉ２〉か前記２式
の発振条件を充足している状態で、端子（Ｔ１）への入
力信号（１１）が前記１式の発振条件を充足すると、論
理積演算発振器（１）は、１ 各トランジスタが次のように動作して発振する。

すなわち、 Ｑ２・オフ→Ｑ３・オフ→Ｑ　４・オン→Ｑ５・オフ→
Ｑ６・オフ→Ｑ７・オフ→Ｑ　トオン→Ｑ２オン→Ｑ３
・オン→Ｑ　４・オフ→Ｑ５・オン→Ｑ６・オン→・・
・・・・ と動作して発振する。まｌ〔、端子（Ｔ１）への入力信
号（Ｉ１）が前記１式の発振条件を充足している状態で
、端子（Ｉ２）への入力信号（１２）が前記２式の発振
条件を充足すると、論理積演算発振器（１）は、各トラ
ンジスタが、 Ｑ６・オフ→Ｑ７・オフ→Ｑ　トオン→Ｑ２・オン→Ｑ
３・オン→Ｑ４・オフ→Ｑ５・オン→Ｑ６・オン→Ｑ７
・オン→Ｑ　トオフ→Ｑ２・オフと動作して発振する。

そして、論理積演算発振器（１）を構成している回路要
素（Ｒ１−Ｒ１７）、（０１〜Ｑ７）のいずれが短絡又
は断線故障しても、論理積演算発振器（１）は発振しな
い。

ｆヱ、−１Ｔ　、−の膣卯績追箇姿場具１１）の出力は
端子（ＴＩ、Ｉ２　）への入力信号がともに発振条件を
充足しているときだけ発振することにより、アースと所
定レベル（ｅ）の間で変化する第２図（イ）に示す信号
になる。しかし、たとえば、端子（Ｔ１）に前記１式の
発振条件を満す入力電圧が印加されない状態（従って、
論理積演算発振器（１）は発振しない）で、端子（Ｉ２
）に前記２式を満す信号が入力すると、トランジスタ（
Ｑ６）かオフするため、電源電位（Ｅ）からアースレベ
ルに変化し、逆にトランジスタ（Ｑ６　）がオフの状態
で端子（Ｉ２）への入力信号がなくなると、トランジス
タ（Ｑ６）がオンするため、アースのレベルから電源電
位（Ｅ）に変化する。これは、第３図くイ）に示す直流
レベルの変化する雑音となる。

“　クランプ回路（２）は、論理積演算発振器（１）の
出力を、端子（Ｉ４）の零電位すなわらアース電位にク
ランプする第１回路（２０）と、端子（Ｉ３）の電位に
クランプする第２回路（２１）とを備えている。第１回
路（２０）は、論理積演算発振器（１）の出力が入力す
る結合用のコンデンサ（２２）と、エミッタがコンデン
サ（２２）の出力側に接続されベースが抵抗（２３）を
介して端子（Ｔ４）に接続されたＮＰＮ型のトランジス
タ（２４）と、トランジスタ（２４）のベース・エミッ
タ間を接続して負にクランプするダイオード（２５）と
を備えている。第２回路（２１）は、論理積演算発振器
（１）の出力が入力する結合用のコンデンサ（２６）と
、その出力側に設けられた抵抗（２７）と、コンデンサ
（２６）と抵抗（２７）の間を端子（Ｔ３）に接続して
正にクランプするダイオード（２８）とを備えている。

トランジスタ（２４）のコレクタと、抵抗（２７）の出
力側とは、ワイヤードオアに接続されて、次段の整流回
路（３）の信号入力端子に接続されている。

ここに、トランジスタ（２４）は、クランプ回路（２）
に入力信号がないとき、後述するようにコレクタ・エミ
ッタ間が導通しないので、入力信号がないとき電源電位
（Ｅ）とアース電位（零）間を抵抗（Ｒ２３）と（Ｒ２
７）とで分圧した電位、すなわち、 Ｒ２７＜＜Ｒ２３ であるから、略電源電位（Ｅ）を次段の整流回路（３）
に与えるために挿入されている。

整流回路（３）は、論理積演算発振器（１）の発振出力
が入力しているときだけ出力ありになり、前記発振出力
が入力していないとき及び回路故障のとき出力なしにな
るフェイルセイフに作られたｎ倍電圧整流平滑回路であ
り、端子（Ｔ３）側を零電位の出力とするように接続さ
れている。このような整流回路（３）は、たとえば倍電
圧整流回路の場合は図示のように、結合用のコンデンサ
（３０）と、その出力側に設けた２個のダイオード＜　
３１．３２＞と、４端子のコンデンサ（３３）とで構成
することがＣきる。

次に、上述した論理積回路におけるクランプ回路（２）
と整流回路（３〉の動作を説明する。

先ず、論理積演算発振器（１）が発振していることによ
り、クランプ回路（２）の点（イ）における信号、すな
わちクランプ回路（２）への入力信号が第２図（イ）に
示す信号である場合について説明する。

クランプ回路（２）における第１回路（２０）のコンデ
ンサ（２２）に放電時の時定数（主として、ダイオード
（２５）とトランジスタ（２５）のベース・エミッタ間
の漏れで決まる）、及び第２回路（２１）のコンデンサ
（２６）の放電時の時定数〈主として、ダイオード（２
８）とトランジスタ（２３）のコレクタ・ベース間の漏
れで決まる）が論理積演算発振器（１）の発振周波数に
比較して大きいものとすれば、点（ロ）の信号は、クラ
ンプ回路（２）への入力信号を第２回路（２１）により
正にクランプしているから、クランプ回路（２）への入
力信号が所定のレベル（ｅ）になるたびに電源電圧（Ｅ
）にクランプされた状態で、入力信号のレベル（ｅ）だ
け変化する第２図（ロ）に示す信号になり、点（ハ）に
おける信号はアース電位（０）にクランプされた状態で
前記レベル（ｅ）だけ変化するたびに負に変化する第２
図（ハ）に示す信号になる。そして、この負信号がトラ
ンジスタ（２３）のベース・エミッタ間に入力するので
、トランジスタ（２３）は負信号によってスイッチされ
ることになる。ここに、トランジスタ（２３）は、第１
回路（２０）の入力信号、すなわち負のクランプ信号に
よってスイッチされるスイッチ回路の動作を行なってい
る。この第２図（ロ）と（ハ）の信号は、位相が互いに
反転するため１、第１回路（２０）と第２回路（２１〉
の接続点（ニ）における信号は、第２回路（２１）の出
力が抵抗（２７）により減衰されるので、第２回路（２
１）のクランプ出力を△ｅとすると、アースとくＥ＋ｅ
＋八〇）へ聞く但し、△ｅ＜＜ｅ）で変化する第２図（
ニ）に示す信号になる。この信号は、整流回路（３）の
コンデンサ（３０）の出力側の点（ホ）における信号と
して前記レベル（Ｅ）にクランプされて（Ｅ＋ｅ　）だ
け変化する第２図（ホ）に示す信号になり、端子（Ｔ５
．Ｔ６　）には論理積演算発振器（１）の発振出力が整
流された出力が発生することになる。

次に、この論理積回路において、端子（Ｔ１）又は〈Ｔ
２）への入力信号の変化等により、論理積演算発振器（
１）の直流出力レベルが、第３図（イ）に示すようにア
ースレベル（０）から所定のレベル（ｅ）に変化し、そ
の後電源電位（Ｅ）からアースレベル（０）に変化した
場合について説明する。

前記直流出力レベルの変化の繰返しが、クランプ回路（
２）の第１及び第２回路におけるコンデンサ（２２，２
６）の放電時定数に比べて長いと、点く口、ハ）の信号
は第３図（口、ハ）に示す信号になる。このため、点（
ニ）における信号は正側の雑音が抵抗（２７）により著
しく減衰された第３図（ニ）に示す信号になり、整流回
路（３）の整流の時定数（整流負荷とコンデンサ（３０
）で定まる）が第３図（ニ）の立上りの時定数より充分
小さければ（論理積演算発振器の周波数は充分に高い周
波数）、点（ホ）の信号は第３図（ホ）に示す信号とな
って、はとんど表われない。すなわら、点（ホ）におけ
る信号は、論理演算発振器（１）の出力信号を第１回路
（２０）により端子（Ｔ４）の電位（負）にクランプし
、整流回路（３）を正にクランプしているため、正側の
雑音が除去された第３図（ホ）に示す信号となる。これ
は、論理積演算発振器り１）の出・力を整流回路（３）
において正に整流しているので、正に変化する入力信号
（直流信号）が雑音となるために、論理積演算発振器（
１）と整流回路（３）の間に正に変化する信号をクラン
プする負のクランプ回路、すなわら第１回路（２０）を
挿入したことになる。

クランプ回路（２）の第２回路（２１）は、整流回路（
３）への入力信号をＥだけ増加させる機能をもっている
。もし、第１回路（２１）がないと、整流回路（３）へ
の入力信号は、第１回路（２０）の出力（ｅ）だけとな
って、第２図及び第３図の信号のないときのレベル（Ｅ
＞が零となり、△ｅは発生しない。従って、第２回路（
２１）は省略してもよく、第２回路（２１）を省略する
場合は、第１図においで点線で示すように、第１回路（
２０）の抵抗（２３）とトランジスタ＜２４）をも省略
して、コンデンサ（２２）とダイオード（２５）との接
続点を整流回路（３）のコンデンサ（３０）の入力端子
に直接接続すればよい。

次に第４図に示す他の実施例について説明する。

第４図の論理積回路は、整流回路（３）を電源のアース
側の端子（Ｔ４）に接続して負に整流している。この論
理積回路は、第１回路（２０）を電源（Ｅ）の正側端子
（Ｔ３）に、第２回路（２１）をアース側端子（Ｔ４）
に接続したことを除いては第１図の論理積回路と同じに
構成されている。

このため、この論理積回路においても、論理積演算発振
器（１）の直流出力レベルが変化すると、信号が電源（
Ｅ）分だけ増大すると同時に負側の雑音は抵抗（２７）
により著しく減衰され、かつ負側の雑音は論理積演算発
振器（１）の出力信号を第１回路（２０）により端子（
Ｔ３）の電位にクランプしているため除去され、整流回
路（３）の出力が雑音の影響を受けない。

なお、上述の実施例は、端子（ＴＩ、Ｔ２　）への入力
信号が正であるが、本発明は端子（ＴＩ、Ｔ２　）への
入力信号が負である場合にも適用することができる。こ
の場合には、たとえば電源（Ｅ）として負電源を用い、
端子（Ｔ３）を負側とし、ＰＮＰ型のトランジスタをＮ
ＰＮ型のトランジスタに、ＮＰＮ型のトランジスタをＰ
ＮＰ型のトランジスタに各々し、第１図又は第４図のク
ランプ回路（２）と整流回路（３）を接続すればよい。

発明の効果 以上のように本発明は、整流回路への入力信号を電源用
の端子のうち整流回路に接続されていない端子の電位に
クランプするクランプ回路を整流回路の信号入力側に設
けたから、整流回路の出力が論理積演算発振器の出力レ
ベルの変化により生じるスパイクＮ音の影響を受けるこ
とがない。

【図面の簡単な説明】

第１図は本発明にかかる論理積回路の第１実施例を示す
図、 第２図は論理積演算発振器が発振してい−るときの各点
の電気信号の説明図、 第３図は論理積演算発振器の直流出力レベルが変化した
ときの各点の電気信号の説明図、第４図は本発明にかか
る論理積回路の他の実施例を示す図である。 （１）：論理積演算発振器、 （２）：クランプ回路、（３）：整流回路。 特許出願人　日本信号株式会社

Claims (1)

1. 【特許請求の範囲】 （１〕論理積演算発振器と、電源用の一方の端子に接続
   され、かつ、前記論理積演算発振器の出力信号を整流す
   る整流回路とを備え、前記出力信号によりオン・オフさ
   れて前記出力信号を前記電源用の他方の端子の電位にク
   ランプするクランプ回路を前記整流回路の信号入力側に
   設けたことを特徴とする論理積回路。 （２〕前記クランプ回路は、前記論理積演算発振器の出
   力信号によりオン・オフされて電源用の他方の端子の電
   位にクランプする第１回路と、前記出力信号を電源用の
   一方の端子の電位にクランプする第２回路とを特徴とす
   る特許請求の範囲第１項記載の論理積回路。 〔３〕前記第２回路は、信号出力側に抵抗を有する回路
   である特許請求の範囲第２項記載の論理積回路。