JPS60227443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60227443A JPS60227443A JP8456184A JP8456184A JPS60227443A JP S60227443 A JPS60227443 A JP S60227443A JP 8456184 A JP8456184 A JP 8456184A JP 8456184 A JP8456184 A JP 8456184A JP S60227443 A JPS60227443 A JP S60227443A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- si3n4
- width
- phosphosilicate glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の緘する技術分野）
本発明は半導体装置の製造方法に関し、４＋＆Ｃ改良さ
れた微細コンタクト孔の開孔法を適用した半導体装置の
製造方法に関する。
れた微細コンタクト孔の開孔法を適用した半導体装置の
製造方法に関する。
（従来技術）
高密度ＭＯ８型集積回路においては、ゲート電極用多結
晶シリコン層と金属電極配線間の絶縁膜として、リン珪
酸ガラス膜を用い、このリン珪酸ガラスＩＩＧ１ｔ−プ
ラズマ雰囲気でエツチングし、テーパーの付いた微細コ
ンタクト孔を形成する方法が用いられている。しかし、
このテーパーが付いた微細コンタクト孔の形成には、フ
ォトレジストを流動化させる必要があるが、このフォト
レジストの流動化の制御性が悪いために、出来上がった
コンタクト孔の径の再現性が悪く、オーバー開孔あるい
は、金属配線層との導通不良を生じやすいという欠点が
あった。
晶シリコン層と金属電極配線間の絶縁膜として、リン珪
酸ガラス膜を用い、このリン珪酸ガラスＩＩＧ１ｔ−プ
ラズマ雰囲気でエツチングし、テーパーの付いた微細コ
ンタクト孔を形成する方法が用いられている。しかし、
このテーパーが付いた微細コンタクト孔の形成には、フ
ォトレジストを流動化させる必要があるが、このフォト
レジストの流動化の制御性が悪いために、出来上がった
コンタクト孔の径の再現性が悪く、オーバー開孔あるい
は、金属配線層との導通不良を生じやすいという欠点が
あった。
第１図（ａ）乃至（Ｃ）は従来の一例を示す断面図でる
る。この方法によると、半導体基板１１ｃ）ｆｉ面にリ
ン珪酸ガラス膜１２を堆積し、このガラス膜１２の上面
にポジ型フォトレジスト膜１３を堆積し、Ｗｏの幅１４
ｔ″持つ開孔１５を形成する（第１図（ａ））。
る。この方法によると、半導体基板１１ｃ）ｆｉ面にリ
ン珪酸ガラス膜１２を堆積し、このガラス膜１２の上面
にポジ型フォトレジスト膜１３を堆積し、Ｗｏの幅１４
ｔ″持つ開孔１５を形成する（第１図（ａ））。
次に第１図（ｂ）に示すように１２０°Ｃ乃至２００℃
でベーク（ｂａｋｅ）を行い、フォトレジスト１３を流
動化させ底面の幅（Ｗ、）１６がＷｏよシ狭くなった開
孔１７を形成する。ひきつづいて第１図（Ｃ）に示すよ
うに、フォトレジスト１３をマスク材として用い、リン
珪酸ガラス膜１２をリアクティブイオン（ＲＩＥ）法に
よシエッチングし、テーパーの付いたコンタクトホール
１８を形成する。
でベーク（ｂａｋｅ）を行い、フォトレジスト１３を流
動化させ底面の幅（Ｗ、）１６がＷｏよシ狭くなった開
孔１７を形成する。ひきつづいて第１図（Ｃ）に示すよ
うに、フォトレジスト１３をマスク材として用い、リン
珪酸ガラス膜１２をリアクティブイオン（ＲＩＥ）法に
よシエッチングし、テーパーの付いたコンタクトホール
１８を形成する。
このコンタクトホールの幅（Ｗ、）１９は、一般にＷｏ
よりは小さくなる。しかしながら幅ＷＩの制御が再現性
に乏しいため、幅Ｗｓも再現性に乏しくなシ微細コンタ
クトホールを再現性よく形成できないという欠点がある
。
よりは小さくなる。しかしながら幅ＷＩの制御が再現性
に乏しいため、幅Ｗｓも再現性に乏しくなシ微細コンタ
クトホールを再現性よく形成できないという欠点がある
。
（発明の目的）
本発明の目的は、上記欠点を除去し、微細コンタクトホ
ールを再現性よく形成する半導体装置の製造方法を提供
することにめる〇 （発明の構成） 本発明の半導体装置の製造方法は半導体基板上に形成さ
れた第１の１−間絶縁膜としてリン珪酸ガラス膜を堆積
する工程と該リン珪酸ガラス膜の上面に第二の絶縁膜と
して窒化珪素膜をプラズマＣＶＤ法で堆積する工程と、
該窒化膜を等方性エツチング法によシ選択的にエツチン
グする工程と、該等方性エツチングによシ表面が露出さ
れたリン珪酸ガラス膜をリアクティブイオンエッチ法に
よル異方性エツチングし、半導基板嵌置と略垂直な側壁
を形成すると金含んで構成される。
ールを再現性よく形成する半導体装置の製造方法を提供
することにめる〇 （発明の構成） 本発明の半導体装置の製造方法は半導体基板上に形成さ
れた第１の１−間絶縁膜としてリン珪酸ガラス膜を堆積
する工程と該リン珪酸ガラス膜の上面に第二の絶縁膜と
して窒化珪素膜をプラズマＣＶＤ法で堆積する工程と、
該窒化膜を等方性エツチング法によシ選択的にエツチン
グする工程と、該等方性エツチングによシ表面が露出さ
れたリン珪酸ガラス膜をリアクティブイオンエッチ法に
よル異方性エツチングし、半導基板嵌置と略垂直な側壁
を形成すると金含んで構成される。
（実施例の説明）
以下、本発明の実施例について、図面を参照して詳細に
説明する。第２図（ａ）乃至（ｄ）は本発明の一実施例
を説明するための工程順に示した断面図である。
説明する。第２図（ａ）乃至（ｄ）は本発明の一実施例
を説明するための工程順に示した断面図である。
第２図（ａ）に示すように、高濃度拡散層２２が形成さ
れている半導体基板２１の表面に厚さ０．５乃至１．５
μｍのリン珪酸ガラス膜２３を堆積する。
れている半導体基板２１の表面に厚さ０．５乃至１．５
μｍのリン珪酸ガラス膜２３を堆積する。
ひき続いて９００℃乃至１１００℃でいわゆるリフロー
を行い、続いて窒化珪素膜２４をプラズマＣＶＤ法で０
．２乃至１．０μｍの厚さに堆積する。更に続いて窒化
珪素膜２４の表面に７オトレジスト２５を形成し、Ｗ０
幅２６を持つ開孔２７ｔ−設ける。
を行い、続いて窒化珪素膜２４をプラズマＣＶＤ法で０
．２乃至１．０μｍの厚さに堆積する。更に続いて窒化
珪素膜２４の表面に７オトレジスト２５を形成し、Ｗ０
幅２６を持つ開孔２７ｔ−設ける。
次に第２図（ｂ）に示すようにフォトレジスト２５をマ
スクとして窒化珪素膜２４ｔ？等方性エツチングし窒化
珪素膜２４に開孔２８を形成して、リン珪酸ガラス膜２
３０表面を露出する。この等方性エツチングは、例えば
ＣＦ４と０２の混合ガスを用いて、いわゆるプラズマエ
ッチを行うことによシ、実施できる。
スクとして窒化珪素膜２４ｔ？等方性エツチングし窒化
珪素膜２４に開孔２８を形成して、リン珪酸ガラス膜２
３０表面を露出する。この等方性エツチングは、例えば
ＣＦ４と０２の混合ガスを用いて、いわゆるプラズマエ
ッチを行うことによシ、実施できる。
また上記等方性エツチングにより、窒化珪素膜２４に、
サイドエッチ領域２９が形成される。
サイドエッチ領域２９が形成される。
次に第２図１ｃ）に示すように、ひき続いてフォトレジ
スト膜２５をマスクとして表面を路用されたリン珪酸ガ
ラス膜２３いわゆるリアクティブイオンエッチ（ＲＩＥ
）法にエツチングし、側壁が半導体基板２１と略垂直な
開孔３０を形成する。ＲＩＥ法によるエツチングを採用
していることおよびフォトレジストの流動化を行なりて
いないので上記開孔３０の幅（Ｗ、）３１は、基本的に
はフォトレジストの開孔幅Ｗ０と等しくなる。上記２種
類のエツチングにより、コンタクトホールは、テーパー
が付いた窒化膜領域２８と、垂直な側壁を持つリン珪酸
ガラス膜３０から構成される。
スト膜２５をマスクとして表面を路用されたリン珪酸ガ
ラス膜２３いわゆるリアクティブイオンエッチ（ＲＩＥ
）法にエツチングし、側壁が半導体基板２１と略垂直な
開孔３０を形成する。ＲＩＥ法によるエツチングを採用
していることおよびフォトレジストの流動化を行なりて
いないので上記開孔３０の幅（Ｗ、）３１は、基本的に
はフォトレジストの開孔幅Ｗ０と等しくなる。上記２種
類のエツチングにより、コンタクトホールは、テーパー
が付いた窒化膜領域２８と、垂直な側壁を持つリン珪酸
ガラス膜３０から構成される。
最後に第２図（ｄ）に示すように、フォトレジスト膜を
除去し、金属配線３２を形成して、フォトレジストパタ
ーンに忠実な微細コンタクトホールを持つ半導体装置が
得られる。
除去し、金属配線３２を形成して、フォトレジストパタ
ーンに忠実な微細コンタクトホールを持つ半導体装置が
得られる。
以上詳細に説明したように、本発明の実施例によれば、
層間絶縁膜をリン珪酸ガラス膜とプラズマＣＶＤ法で堆
積した窒化珪素膜の積層構造とし、窒化珪素膜は等方性
プラズマエッチで触刻し、リン珪酸ガラス膜はＲＩＥ法
によシ垂直な触刻することにより、底部の幅はフォトレ
ジストパターンに忠実で、且つ、表面部はテーパーの付
いたコンタクト孔を形成できる。したがって、コンタク
ト孔が微細化された場合にも、フォトレジストパターン
に忠実な微細コンタクトが形成でき、拡散層２２との位
置整合が確実に行え、且つ金属配線３２のコンタクト部
でのくびれ、断線も発生しない。
層間絶縁膜をリン珪酸ガラス膜とプラズマＣＶＤ法で堆
積した窒化珪素膜の積層構造とし、窒化珪素膜は等方性
プラズマエッチで触刻し、リン珪酸ガラス膜はＲＩＥ法
によシ垂直な触刻することにより、底部の幅はフォトレ
ジストパターンに忠実で、且つ、表面部はテーパーの付
いたコンタクト孔を形成できる。したがって、コンタク
ト孔が微細化された場合にも、フォトレジストパターン
に忠実な微細コンタクトが形成でき、拡散層２２との位
置整合が確実に行え、且つ金属配線３２のコンタクト部
でのくびれ、断線も発生しない。
（発明の効果）
以上説明したとおシ、本発明によれば、層間絶縁膜に微
細コンタクト孔を形成する場合でも、２種類の絶縁膜を
積層にすることによシ上層部にはテーパーを付け、且つ
下層部は基板表面に略垂直な側壁を持つコンタクト孔を
形成するので、コンタクト孔の幅を決める下１一部はフ
ォトレジストパターンに忠実に形成でき、且つ上層部は
テーパーを付けることによシ幅を広げであるので、金楓
配線のくびれ、や断線を防止でき、高密度化された半導
体装置の製造に効果を発揮できる。
細コンタクト孔を形成する場合でも、２種類の絶縁膜を
積層にすることによシ上層部にはテーパーを付け、且つ
下層部は基板表面に略垂直な側壁を持つコンタクト孔を
形成するので、コンタクト孔の幅を決める下１一部はフ
ォトレジストパターンに忠実に形成でき、且つ上層部は
テーパーを付けることによシ幅を広げであるので、金楓
配線のくびれ、や断線を防止でき、高密度化された半導
体装置の製造に効果を発揮できる。
第１図は従来法の一例を示す断面図、第２図は本発明の
一実施例を説明するだめの工程順に示した断面図である
。 １１．２１・・・・・・単結晶基板、２２・・・・・・
高濃度不純物拡散領域、１２．２３・・・・・・リン珪
酸ガラス膜、２４・・・・・・窒化珪素膜、１３．２５
・°・・°“フォトレジスト膜、１８．２８．３０・・
・・・・コンタクト孔、３２・・・・・・金塊配線〇 め７図（ρ） も１図（ｂ） 第１図（Ｃ）
一実施例を説明するだめの工程順に示した断面図である
。 １１．２１・・・・・・単結晶基板、２２・・・・・・
高濃度不純物拡散領域、１２．２３・・・・・・リン珪
酸ガラス膜、２４・・・・・・窒化珪素膜、１３．２５
・°・・°“フォトレジスト膜、１８．２８．３０・・
・・・・コンタクト孔、３２・・・・・・金塊配線〇 め７図（ρ） も１図（ｂ） 第１図（Ｃ）
Claims (1)
- 半導体基板の上面にリン珪酸ガラス膜を堆積する工程と
、該リン珪酸ガラス膜上に窒化珪素膜を堆積し、該リン
珪酸ガラス膜と該窒化珪素膜との積層絶縁膜を形成する
工程と、該窒化珪素膜を選択的に等方性エッチする工程
と、該等方性エッチによシ表面を露出されたリン珪酸ガ
ラス膜を異方性エッチする工程とを少なくとも含んでコ
ンタクト孔の形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8456184A JPS60227443A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8456184A JPS60227443A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227443A true JPS60227443A (ja) | 1985-11-12 |
Family
ID=13834061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8456184A Pending JPS60227443A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227443A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| JPH01233724A (ja) * | 1988-03-14 | 1989-09-19 | Nec Corp | 半導体装置の製造方法 |
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| US5320979A (en) * | 1987-07-20 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method of connecting wirings through connection hole |
-
1984
- 1984-04-26 JP JP8456184A patent/JPS60227443A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174945A (ja) * | 1986-01-28 | 1987-07-31 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| US5320979A (en) * | 1987-07-20 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method of connecting wirings through connection hole |
| JPH01233724A (ja) * | 1988-03-14 | 1989-09-19 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPS60227443A (ja) | 半導体装置の製造方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPH07107901B2 (ja) | 縮小投影露光法によるテ−パ−形成方法 | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH01117342A (ja) | コンタクトホールの形成方法 | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| JPS62243342A (ja) | 半導体装置 | |
| JPS58131752A (ja) | 多層配線形成方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0420256B2 (ja) | ||
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPS6321857A (ja) | 半導体装置 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH02216828A (ja) | 半導体装置の製造方法 | |
| JPH0630350B2 (ja) | 半導体装置の製造方法 | |
| JPH03136323A (ja) | 半導体装置の製造方法 | |
| JPH03283616A (ja) | 半導体装置の製造方法 | |
| JPS61161715A (ja) | 半導体装置の製造方法 | |
| JPS62295438A (ja) | コンタクトホ−ルの形成方法 | |
| JPS59130469A (ja) | 半導体装置およびその製造方法 |