JPH01233724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01233724A JPH01233724A JP6086088A JP6086088A JPH01233724A JP H01233724 A JPH01233724 A JP H01233724A JP 6086088 A JP6086088 A JP 6086088A JP 6086088 A JP6086088 A JP 6086088A JP H01233724 A JPH01233724 A JP H01233724A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- opening part
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来の半導体装置は、第３図に示すように、ｐ型シリコ
ン基板１０表面に不純物を導入してｎ型゛拡散領域２を
形成し、ｎ型拡散領域２の上に硼素及び燐を含有する酸
化シリコン膜（以下ＢＰＳＧ膜と記す）３を形成する。
ン基板１０表面に不純物を導入してｎ型゛拡散領域２を
形成し、ｎ型拡散領域２の上に硼素及び燐を含有する酸
化シリコン膜（以下ＢＰＳＧ膜と記す）３を形成する。
次に、ＢＰＳＧ膜３を選択的にエツチングしてコンタク
ト用開口部６を設けた後、熱処理によ、ｊ９８ＰＳＧ膜
３を流動化させ開口部６の上端を滑らかにする。こ＼で
、開口部６を等方性エツチングと異方性エツチングの組
合せによ多形成して開口部６の上端にテーパーを付ける
こともできる。次に、開口部６を含む表面にアルミニウ
ム膜を堆積し、これを選択的にエツチングしてｎ型拡散
領域２とコンタクトする電極配線８を形成する。
ト用開口部６を設けた後、熱処理によ、ｊ９８ＰＳＧ膜
３を流動化させ開口部６の上端を滑らかにする。こ＼で
、開口部６を等方性エツチングと異方性エツチングの組
合せによ多形成して開口部６の上端にテーパーを付ける
こともできる。次に、開口部６を含む表面にアルミニウ
ム膜を堆積し、これを選択的にエツチングしてｎ型拡散
領域２とコンタクトする電極配線８を形成する。
上述した従来の半導体装置は、絶縁膜の熱処理による流
動性が少なかったシ、絶縁膜の等方性エツチング速度が
小さいか又はホトレジスト膜が長時間のウェットエツチ
ングに耐えられない等によりコンタクト用開口部のテー
パーが充分形成できず、コンタクト開口部に設けた電極
配線のステップカバレージが不充分で断線等の事故を生
ずるという問題点があった。
動性が少なかったシ、絶縁膜の等方性エツチング速度が
小さいか又はホトレジスト膜が長時間のウェットエツチ
ングに耐えられない等によりコンタクト用開口部のテー
パーが充分形成できず、コンタクト開口部に設けた電極
配線のステップカバレージが不充分で断線等の事故を生
ずるという問題点があった。
本発明の目的はコンタクト用開口部における電極配線の
ステップカバレージを改善して信頼性を向上させた半導
体装置の製造方法を提供することにある。
ステップカバレージを改善して信頼性を向上させた半導
体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−導電型半導体基板
の一主面に逆導電型の拡散領域を設け前記拡散領域を含
む表面に熱処理による流動性を有する第１の絶縁膜及び
前記第１の絶縁膜よりエッチング速度の大きい第２の絶
縁膜を順次積層して設ける工程と、前記第２の絶縁膜上
にバター二／グされたホトレジスト膜を設ける工程と、
前記ホトレジスト膜をマスクとして前記第２の絶縁膜を
等方性エツチングし、再度前記ホトレジスト膜をマスク
として前記第１の絶縁膜を異方性エツチングして盃状の
開口部を設ける工程と、前記ホトレジスト膜を除去した
後熱処理により前記開口部内壁を滑らかにする工程と、
前記開口部を含む表面に金属膜を堆積しこれを選択的に
エツチングして前記拡散領域とコンタクトし前記第２の
絶縁膜上に延在する電極配線を設ける工程とを含んで構
成される。
の一主面に逆導電型の拡散領域を設け前記拡散領域を含
む表面に熱処理による流動性を有する第１の絶縁膜及び
前記第１の絶縁膜よりエッチング速度の大きい第２の絶
縁膜を順次積層して設ける工程と、前記第２の絶縁膜上
にバター二／グされたホトレジスト膜を設ける工程と、
前記ホトレジスト膜をマスクとして前記第２の絶縁膜を
等方性エツチングし、再度前記ホトレジスト膜をマスク
として前記第１の絶縁膜を異方性エツチングして盃状の
開口部を設ける工程と、前記ホトレジスト膜を除去した
後熱処理により前記開口部内壁を滑らかにする工程と、
前記開口部を含む表面に金属膜を堆積しこれを選択的に
エツチングして前記拡散領域とコンタクトし前記第２の
絶縁膜上に延在する電極配線を設ける工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図でおる。
るための工程順に示した半導体チップの断面図でおる。
第１図（ａ）に示すように、ｐ型シリコン基板１の一主
面に不純物を導入してｎ型拡散領域２を形成し、ＣＶＤ
法等によｌ）ｎ型拡散領域２の上に厚さ０．５μｍのＢ
ＰＳＧ膜３と厚さ０．５μｍの酸化シリコン膜４とを順
次堆積して設けてブレベークする。次に、酸化シリコン
膜４の上にコンタクト開口部形成用パターンを有するホ
トレジスト膜５を選択的に設ける。
面に不純物を導入してｎ型拡散領域２を形成し、ＣＶＤ
法等によｌ）ｎ型拡散領域２の上に厚さ０．５μｍのＢ
ＰＳＧ膜３と厚さ０．５μｍの酸化シリコン膜４とを順
次堆積して設けてブレベークする。次に、酸化シリコン
膜４の上にコンタクト開口部形成用パターンを有するホ
トレジスト膜５を選択的に設ける。
次に、第１図（ｂ）に示すように、ホトレジスト膜５を
マスクとしてバッフアート弗酸による等方性エツチング
法により＆化シリコン膜４をエツチングしてホトレジス
ト膜５のパターンの垂直投影面積より僅かに広い面積に
ＢＰＳＧ膜３の表面を露出させる。このとき、酸化シリ
コン膜４のエツチング速度はＢＰＳＧ膜３に対して３〜
１０倍大きいため、ＢＰＳＧ膜３をエツチングストッパ
としてすシ鉢状の開口部が形成できる。
マスクとしてバッフアート弗酸による等方性エツチング
法により＆化シリコン膜４をエツチングしてホトレジス
ト膜５のパターンの垂直投影面積より僅かに広い面積に
ＢＰＳＧ膜３の表面を露出させる。このとき、酸化シリ
コン膜４のエツチング速度はＢＰＳＧ膜３に対して３〜
１０倍大きいため、ＢＰＳＧ膜３をエツチングストッパ
としてすシ鉢状の開口部が形成できる。
次に、第１図（Ｃ）に示すように、再度ホトレジスト膜
５をマスクとして異方性のプラズマエツチング法によｆ
ｉ ＢＰＳＧ膜３をエツチングし、ｎ型拡散領域２の表
面を露出させ、盃状のコンタクト用開口部６を形成する
。
５をマスクとして異方性のプラズマエツチング法によｆ
ｉ ＢＰＳＧ膜３をエツチングし、ｎ型拡散領域２の表
面を露出させ、盃状のコンタクト用開口部６を形成する
。
次に、第１図（ｄ）に示すように、ホトレジスト膜５を
除去し、不活性雰囲気中で熱処理を行いＢＰ８Ｇ膜３の
肩部７を流動化させて表面張力により開口部を滑らかに
する。
除去し、不活性雰囲気中で熱処理を行いＢＰ８Ｇ膜３の
肩部７を流動化させて表面張力により開口部を滑らかに
する。
この時、酸化シリコン膜４はほとんど流動しないので、
ＢＰＳＧ膜３は上下を固定された形となシ、酸化シリコ
ン膜４の上面から、ｎ型拡散領域２の表面まで連続的に
つながる滑らかな開口部が形成できる。
ＢＰＳＧ膜３は上下を固定された形となシ、酸化シリコ
ン膜４の上面から、ｎ型拡散領域２の表面まで連続的に
つながる滑らかな開口部が形成できる。
次に、第１図（ｅ）に示すように、開口部６を含む表面
にアルミニウム層を堆積し、これを選択的にエツチング
して、開口部６のｎ型拡散領域２と接続し酸化シリコン
膜４の上に延在する電極配線８を形成する。このように
開口部６が滑らかなテーパーを有するため、電極配線８
のステップカバレージが良好となる効果がある。
にアルミニウム層を堆積し、これを選択的にエツチング
して、開口部６のｎ型拡散領域２と接続し酸化シリコン
膜４の上に延在する電極配線８を形成する。このように
開口部６が滑らかなテーパーを有するため、電極配線８
のステップカバレージが良好となる効果がある。
第２図は本発明の第２の実施例を説明するための半導体
テップの断面図でおる。
テップの断面図でおる。
図に示すように、第１の実施例と同じ工程でＢｌ’ Ｓ
Ｇ膜３を形成した後、ＢＰＳＧ膜３の上に多結晶シリコ
ン膜９を堆積して、これを選択的にエツチングし配線を
形成する。次に、多結晶シリコン膜９を含む表面に厚さ
０．２μｍのＢＰＳＧ膜１０膜厚００．５μｍｏＰｓＧ
膜１１を順次横１１て設ける。
Ｇ膜３を形成した後、ＢＰＳＧ膜３の上に多結晶シリコ
ン膜９を堆積して、これを選択的にエツチングし配線を
形成する。次に、多結晶シリコン膜９を含む表面に厚さ
０．２μｍのＢＰＳＧ膜１０膜厚００．５μｍｏＰｓＧ
膜１１を順次横１１て設ける。
次に、ＰＳＧ膜１１を等方性エツチングにより選択的に
エツチングしてｎ型拡散領域２及び多結晶シリコン層９
のコンタクト用のすシ鉢状の開口部をそれぞれ設け、更
に前記開口部の底部のＢＰＳＧ膜１０膜厚０を異方性エ
ツチングして盃状のコンタクト用開口部６及び１２を設
ける。次に、開口部６，１２を含む表面にアルミニウム
層を堆積し、選択的にエツチングしてｎ型拡散領域２と
コンタクトする電極配線８及び多結晶シリコン層９と接
続する配線１３をそれぞれ形成する。
エツチングしてｎ型拡散領域２及び多結晶シリコン層９
のコンタクト用のすシ鉢状の開口部をそれぞれ設け、更
に前記開口部の底部のＢＰＳＧ膜１０膜厚０を異方性エ
ツチングして盃状のコンタクト用開口部６及び１２を設
ける。次に、開口部６，１２を含む表面にアルミニウム
層を堆積し、選択的にエツチングしてｎ型拡散領域２と
コンタクトする電極配線８及び多結晶シリコン層９と接
続する配線１３をそれぞれ形成する。
以上説明したように本発明は、コンタクト用開口部の第
２の絶縁膜に等方性エツチングによるテーパーを設け、
さらに、第１の絶縁膜を異方性プラズマエツチングして
生じ比肩部を熱処理によって滑らかにすることができる
丸め、電極配線の良好なステップカバレージが得られ、
半導体装置の信頼性を向上させるという効果がある。
２の絶縁膜に等方性エツチングによるテーパーを設け、
さらに、第１の絶縁膜を異方性プラズマエツチングして
生じ比肩部を熱処理によって滑らかにすることができる
丸め、電極配線の良好なステップカバレージが得られ、
半導体装置の信頼性を向上させるという効果がある。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体装置の断面図、第２図は
本発明の第２の実施例を説明するための半導体チップの
断面図、第３図は従来の半導体装置の一例を示す半導体
チップの断面図である。 １・・・ｐ型シリコン基板、２・・・ｎ型拡散領域、３
・・・ＢＰＳＧ膜、４・・・酸化シリコン膜、５・・・
ホトレジスト膜％ ６・・・開口部、７・・・肩部、訃
・・電極配線、９・・・多結晶シリコン膜、１０・・・
ＢＩ）ＳＧ膜、１１・・・ＰＳＧ膜、１２・・・開口部
、１３・・・配線。 代理人 弁理士 内 原 音 ６閘Ｕ部 ／ 箒 ｌ 図 Ｉ Ｐ型シソコシ署引ｈ（ 第２図 ／ 第３ 図
るための工程順に示した半導体装置の断面図、第２図は
本発明の第２の実施例を説明するための半導体チップの
断面図、第３図は従来の半導体装置の一例を示す半導体
チップの断面図である。 １・・・ｐ型シリコン基板、２・・・ｎ型拡散領域、３
・・・ＢＰＳＧ膜、４・・・酸化シリコン膜、５・・・
ホトレジスト膜％ ６・・・開口部、７・・・肩部、訃
・・電極配線、９・・・多結晶シリコン膜、１０・・・
ＢＩ）ＳＧ膜、１１・・・ＰＳＧ膜、１２・・・開口部
、１３・・・配線。 代理人 弁理士 内 原 音 ６閘Ｕ部 ／ 箒 ｌ 図 Ｉ Ｐ型シソコシ署引ｈ（ 第２図 ／ 第３ 図
Claims (1)
- 一導電型半導体基板の一主面に逆導電型の拡散領域を
設け前記拡散領域を含む表面に熱処理による流動性を有
する第１の絶縁膜及び前記第１の絶縁膜よりエッチング
速度の大きい第２の絶縁膜を順次積層して設ける工程と
、前記第２の絶縁膜上にパターニングされたホトレジス
ト膜を設ける工程と、前記ホトレジスト膜をマスクとし
て前記第２の絶縁膜を等方性エッチングし、再度前記ホ
トレジスト膜をマスクとして前記第１の絶縁膜を異方性
エッチングして盃状の開口部を設ける工程と、前記ホト
レジスト膜を除去した後熱処理により前記開口部内壁を
滑らかにする工程と、前記開口部を含む表面に金属膜を
堆積しこれを選択的にエッチングして前記拡散領域とコ
ンタクトし前記第２の絶縁膜上に延在する電極配線を設
ける工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086088A JPH01233724A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086088A JPH01233724A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01233724A true JPH01233724A (ja) | 1989-09-19 |
Family
ID=13154561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086088A Pending JPH01233724A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01233724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068613A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60227443A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-14 JP JP6086088A patent/JPH01233724A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068613A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60227443A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JP2553702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01233724A (ja) | 半導体装置の製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH053166A (ja) | 半導体装置 | |
| JPS63253647A (ja) | 半導体装置 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| KR100301031B1 (ko) | 반도체장치의제조방법 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPS62145773A (ja) | 半導体装置およびその製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 |