JPS60227477A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60227477A JPS60227477A JP59084535A JP8453584A JPS60227477A JP S60227477 A JPS60227477 A JP S60227477A JP 59084535 A JP59084535 A JP 59084535A JP 8453584 A JP8453584 A JP 8453584A JP S60227477 A JPS60227477 A JP S60227477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- crystal
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）０発明の技術分野
本発明は金属−半導体 構造の半導体装置、即ちショッ
トキ半導体装置または金属接触型半導体装置および金属
−絶縁体一半導体 構造のＭｉｓ型半導体装置に関する
。
トキ半導体装置または金属接触型半導体装置および金属
−絶縁体一半導体 構造のＭｉｓ型半導体装置に関する
。
（ｂ）、技術の背景
近年多元化合物半導体結晶は光通信、衛星通信、資源探
査、大気汚染監視等に用いられる発、受光素子として、
また各種電子機器に用いられている従来の珪素素子に代
わって高速素子として使用されるようになった。
査、大気汚染監視等に用いられる発、受光素子として、
また各種電子機器に用いられている従来の珪素素子に代
わって高速素子として使用されるようになった。
一般に多元化合物半導体結晶は蒸気圧の高いものが多く
、そのため素子形成時の熱処理により成分元素の蒸発が
起こり、それに起因する素子特性の劣化が問題となって
いる。
、そのため素子形成時の熱処理により成分元素の蒸発が
起こり、それに起因する素子特性の劣化が問題となって
いる。
（Ｃ）、従来技術と問題点
第１図は従来の金属接触型半導体装置の断面図である。
この構造のものは、基板１上にそれと格子整合する半導
体層２を成長させ、さらにその上に蒸着法等により金属
薄膜３を被着させるのが通例であった。４は基板電極を
示す。この場合多元化合物半導体結晶を用いる場合はつ
ぎのような難点があった。
体層２を成長させ、さらにその上に蒸着法等により金属
薄膜３を被着させるのが通例であった。４は基板電極を
示す。この場合多元化合物半導体結晶を用いる場合はつ
ぎのような難点があった。
即ち、半導体層２の成長は数１００℃の高温で行われる
ため、成長後の降温時に熱的ダメージを受け易（、この
層に形成した金属接触型半導体装置の特性を悪くする。
ため、成長後の降温時に熱的ダメージを受け易（、この
層に形成した金属接触型半導体装置の特性を悪くする。
これは特にガリウム・砒素、ガリウム・燐、インジウム
・燐等の蒸気圧の高い化合物半導体結晶において著しい
。
・燐等の蒸気圧の高い化合物半導体結晶において著しい
。
熱的ダメージは表面付近が特に大きいので、金属接触型
の半導体装置またはＭＩＳ型の半導体装置では界面特性
の劣化となってあられれる。また素子の動作に与かる半
導体層２の表面が露出していると、高温時には特に汚れ
や不純物の付着あるいはそれらの層中への浸入等を生ず
る可能性が多く、特性劣化をもたらすものと考えられる
。
の半導体装置またはＭＩＳ型の半導体装置では界面特性
の劣化となってあられれる。また素子の動作に与かる半
導体層２の表面が露出していると、高温時には特に汚れ
や不純物の付着あるいはそれらの層中への浸入等を生ず
る可能性が多く、特性劣化をもたらすものと考えられる
。
（ｄ）０発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
製造工程の熱処理により、界面特性の劣化の起こらない
金属接触型半導体装置またはＭＩＳ型半導体装置を得る
ことにある。
製造工程の熱処理により、界面特性の劣化の起こらない
金属接触型半導体装置またはＭＩＳ型半導体装置を得る
ことにある。
（ｅ）１発明の構成
上記の目的は第１の半導体層上に、該第１の半導体層と
格子整合した第２の半導体層を形成し、該第２の半導体
層の１部を除去して該第１の半導体層表面を露出し、該
露出部に金属薄膜を直接、あるいは絶縁層を介して被着
してなる本発明による半導体装置により達成される。
格子整合した第２の半導体層を形成し、該第２の半導体
層の１部を除去して該第１の半導体層表面を露出し、該
露出部に金属薄膜を直接、あるいは絶縁層を介して被着
してなる本発明による半導体装置により達成される。
第１の半導体層と格子整合した第２の半導体層は、蒸気
圧の高い成分を含まない方がよい。また選択マスクおよ
びエツチングにより第２の半導体層の１部を除去し、第
１の半導体層の表面を露出する際のエツチング液は第２
の半導体層のみに作用し、第１の半導体層には反応しな
いものを用いる。
圧の高い成分を含まない方がよい。また選択マスクおよ
びエツチングにより第２の半導体層の１部を除去し、第
１の半導体層の表面を露出する際のエツチング液は第２
の半導体層のみに作用し、第１の半導体層には反応しな
いものを用いる。
本発明によれば、第１の半導体に含まれる砒素、燐等の
蒸気圧が高い成分が結晶成長中に蒸発し、結晶より抜け
て結晶中に深いエネルギ準位をつくることを、第２の半
導体層の被着により防止することにより、界面特性の向
上が可能となる。
蒸気圧が高い成分が結晶成長中に蒸発し、結晶より抜け
て結晶中に深いエネルギ準位をつくることを、第２の半
導体層の被着により防止することにより、界面特性の向
上が可能となる。
（ｆ）０発明の実施例
第２図は本発明による金属接触型の半導体装置の断面図
である。
である。
面指数（１００）を有するｎ （ｐ）型インジウム・燐
基板上に、液相エピタキシャル成長により、第１の半導
体層２としてｎ （ｐ）型インジウム・燐層を２μｍ成
長する。
基板上に、液相エピタキシャル成長により、第１の半導
体層２としてｎ （ｐ）型インジウム・燐層を２μｍ成
長する。
液相エピタキシャル成長は、通常のボート・スライド性
により、結晶原料のインジウムと燐とドーパントを所定
の比に混合し、６６０℃で溶融し、過冷却度を１０℃に
し、成長温度６５０℃より冷却速度０．７℃／分で５分
間降温し、厚さ２μｍのエピタキシャル層を得る。
により、結晶原料のインジウムと燐とドーパントを所定
の比に混合し、６６０℃で溶融し、過冷却度を１０℃に
し、成長温度６５０℃より冷却速度０．７℃／分で５分
間降温し、厚さ２μｍのエピタキシャル層を得る。
同様にして、第１の半導体層２の上に、第２の半導体層
５として、第１の半導体層２と格子整合したインジウム
・ガリウム・砒素・燐の４元結晶層を１μｍ成長する。
５として、第１の半導体層２と格子整合したインジウム
・ガリウム・砒素・燐の４元結晶層を１μｍ成長する。
第１の半導体層２の所望の部分、即ち素子形成８Ｎｍを
除去するためには、レジストを用いてこの部分以外を被
覆し、■＝１の弗酸硝酸混液を用いて、第２の半導体層
５であるインジウム・ガリウム・砒素・燐の４元結晶層
のエツチングを第１の半導体層２の表面が露出するまで
行う。この場合第１の半導体層２であるインジウム・燐
層はエツチングされない。
除去するためには、レジストを用いてこの部分以外を被
覆し、■＝１の弗酸硝酸混液を用いて、第２の半導体層
５であるインジウム・ガリウム・砒素・燐の４元結晶層
のエツチングを第１の半導体層２の表面が露出するまで
行う。この場合第１の半導体層２であるインジウム・燐
層はエツチングされない。
また反対に１％臭素を含む臭酸と酢酸の混液をエツチン
グ液に用いると、前記４元結晶層は（その組成がインジ
ウム・燐に近くなければ）エッチソゲされず、インジウ
ム・燐層はエツチングされる。必要に応じて素子形成層
乃至は動作層である第１の半導体層２の表面をわずかに
このエツチング液でエツチングする。
グ液に用いると、前記４元結晶層は（その組成がインジ
ウム・燐に近くなければ）エッチソゲされず、インジウ
ム・燐層はエツチングされる。必要に応じて素子形成層
乃至は動作層である第１の半導体層２の表面をわずかに
このエツチング液でエツチングする。
つぎに金属薄膜３として、金を蒸着またはスパッタによ
り２０００人被着する。基板電極４として基板がｎ型の
場合は金・ゲルマニウム、ｐ型の場合は金・亜鉛を被着
して抵抗性接触を得る。
り２０００人被着する。基板電極４として基板がｎ型の
場合は金・ゲルマニウム、ｐ型の場合は金・亜鉛を被着
して抵抗性接触を得る。
このようにして得られたショットキ・ダイオードは従来
構造のものに比し、暗電流で１桁、雑音指数で３ｄＢ程
度の減少を示し、特性改善が確認された。
構造のものに比し、暗電流で１桁、雑音指数で３ｄＢ程
度の減少を示し、特性改善が確認された。
第３図は本発明による他の実施例で、ＭＩＳ型半導体装
置の断面図である。図において第２図と同一番号は同一
対象を示す。
置の断面図である。図において第２図と同一番号は同一
対象を示す。
第２の半導体層５であるインジウム・ガリウム・砒素・
燐の４元結晶層をエツチングし、第１の半導体層２であ
るインジウム・燐層の表面を露出させる。つぎにこの表
出部以外をレジストで覆い１００℃の硝酸に浸漬し数１
００人の二三酸化インジラムと五酸化燐よりなる絶縁Ｎ
６を形成する。この上に金属薄膜３として、アルミニウ
ムを蒸着またはスパッタにより８０００人被着する。基
板電極４は第２図と同様に行う。また絶縁層は二酸化珪
素層を数１００人被着してもよい。
燐の４元結晶層をエツチングし、第１の半導体層２であ
るインジウム・燐層の表面を露出させる。つぎにこの表
出部以外をレジストで覆い１００℃の硝酸に浸漬し数１
００人の二三酸化インジラムと五酸化燐よりなる絶縁Ｎ
６を形成する。この上に金属薄膜３として、アルミニウ
ムを蒸着またはスパッタにより８０００人被着する。基
板電極４は第２図と同様に行う。また絶縁層は二酸化珪
素層を数１００人被着してもよい。
第２図、第３図の実施例による素子は波長領域が１．３
μｍ帯の受光素子に用いて極めて有効である。
μｍ帯の受光素子に用いて極めて有効である。
実施例においては、第１の半導体層２としてインジウム
・燐層を、第２の半導体層５としてインジウム・ガリウ
ム・砒素・燐の４元結晶層を用いたが、これらを他の材
料例えば第１の半導体層２としてガリウム・砒素、第２
の半導体層５としてガリウム・アルミニウム・砒素を用
いると、高速スイッチング素子形成に有効である。
・燐層を、第２の半導体層５としてインジウム・ガリウ
ム・砒素・燐の４元結晶層を用いたが、これらを他の材
料例えば第１の半導体層２としてガリウム・砒素、第２
の半導体層５としてガリウム・アルミニウム・砒素を用
いると、高速スイッチング素子形成に有効である。
（ｇ）９発明の効果
以上詳細に説明したように本発明によれば、製造工程の
熱処理により、界面特性の劣化の起こらない半導体装置
を得ることができる。
熱処理により、界面特性の劣化の起こらない半導体装置
を得ることができる。
第１図は従来の金属接触型の半導体装置の断面図、第２
図は本発明による金属接触型の半導体装置の断面図、第
３図は本発明によるＭＩＳ型半導体装置の断面図である
。 図において、１は基板、２は第１の半導体層、３は金属
薄膜、４は基板電極、５は第２の半導体層、６は絶縁層
を示す。
図は本発明による金属接触型の半導体装置の断面図、第
３図は本発明によるＭＩＳ型半導体装置の断面図である
。 図において、１は基板、２は第１の半導体層、３は金属
薄膜、４は基板電極、５は第２の半導体層、６は絶縁層
を示す。
Claims (1)
- 第１の半導体層上に、該第１の半導体層と格子整合した
第２の半導体層を形成し、該第２の半導体層の１部を除
去して該第１の半導体層表面を露出し、該露出部に金属
薄膜を直接、あるいは絶縁層を介して被着してなること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084535A JPS60227477A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084535A JPS60227477A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227477A true JPS60227477A (ja) | 1985-11-12 |
Family
ID=13833331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59084535A Pending JPS60227477A (ja) | 1984-04-26 | 1984-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021361A (en) * | 1986-02-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Method for making a field effect transistor integrated with an opto-electronic device |
-
1984
- 1984-04-26 JP JP59084535A patent/JPS60227477A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021361A (en) * | 1986-02-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Method for making a field effect transistor integrated with an opto-electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114876A (en) | Selective epitaxy using the gild process | |
| US5597768A (en) | Method of forming a Ga2 O3 dielectric layer | |
| US4290830A (en) | Method of selectively diffusing aluminium into a silicon semiconductor substrate | |
| EP0881690B1 (fr) | Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| JPS62122183A (ja) | 半導体装置 | |
| WO1986002488A1 (en) | Coating of iii-v and ii-vi compound semiconductors | |
| EP0093971B1 (en) | Semiconductor device having an interstitial transition element layer and method of manufacturing the same | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| US3979768A (en) | Semiconductor element having surface coating comprising silicon nitride and silicon oxide films | |
| JPS60227477A (ja) | 半導体装置 | |
| JP3207869B2 (ja) | 半導体装置の製造およびパッシベーション方法 | |
| JPS61226973A (ja) | アバランシエホトダイオ−ド | |
| JPS5946113B2 (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JP2694260B2 (ja) | 半導体素子 | |
| JPS58170069A (ja) | ３−ｖ族化合物半導体装置 | |
| JP3156246B2 (ja) | 電界効果型半導体装置並びに作製方法 | |
| EP0359202A1 (en) | Compound semiconductor device having phosphorus-containing surface protective film and method of fabricating same | |
| JP2798927B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS59106165A (ja) | 半導体受光装置の製造方法 | |
| KR100287204B1 (ko) | 선택적매몰릿지형반도체레이저다이오드및그의제조방법 | |
| US3641406A (en) | Semiconductor heterojunction device | |
| JP2529079B2 (ja) | 高温安定性ＨｇＣｄＴｅ光センサ―および製造方法 | |
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ |