JPS58170069A - ３−ｖ族化合物半導体装置 - Google Patents
３−ｖ族化合物半導体装置Info
- Publication number
- JPS58170069A JPS58170069A JP57053277A JP5327782A JPS58170069A JP S58170069 A JPS58170069 A JP S58170069A JP 57053277 A JP57053277 A JP 57053277A JP 5327782 A JP5327782 A JP 5327782A JP S58170069 A JPS58170069 A JP S58170069A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- insulating film
- group compound
- active region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、トｌ族化合物半導体の表面保護膜ないし絶縁
性膜を有するＩ−Ｖ族化合物半導体装置に関するもので
ある。
性膜を有するＩ−Ｖ族化合物半導体装置に関するもので
ある。
従来技術の問題点
従来、Ｉ−Ｖ族化合物半導体素子の表面保護膜ないし絶
縁性ａｌｌ！（本明細書では「絶縁膜」と総称する。）
の形成方法は、これら半導体表面を陽極酸化法やプラズ
マガス雰囲気中で直接酸化させる酸化法と、５ｉｎｈＳ
ｉｓＮ、 、 Ａｔ、Ｏａなどの絶縁膜をこれら化合物
半導体表面上に堆積させる堆積法との二つに大別される
。しかし、冒−Ｖ族化合物半導体表面を直接酸化させる
酸化法は酸化膜自体の安定性に問題が残り、膜組成にも
酸化されていない■族元素が残留するなどの欠点があっ
た。また、この方法では半導体表面の近傍のみが酸化さ
れるため、素子製作上要求される充分な膜厚の酸化膜な
得ることが困難であった。一方、堆積法では単結晶であ
るＩ−Ｖ族化合物半導体上に、非晶質の酸化膜や窒化膜
などを堆積させるため、これら界面に非常に大きな歪み
が誘起され、これが素子特性に悪影響を与えるという欠
点があった。また、絶縁膜の堆積中に導入される物理的
損傷（放射損傷）や、絶縁膜と半導体とのダングリング
・ボンドによる界面単位も素子特性に多大な悪影響を与
えるという欠点を有していた。
縁性ａｌｌ！（本明細書では「絶縁膜」と総称する。）
の形成方法は、これら半導体表面を陽極酸化法やプラズ
マガス雰囲気中で直接酸化させる酸化法と、５ｉｎｈＳ
ｉｓＮ、 、 Ａｔ、Ｏａなどの絶縁膜をこれら化合物
半導体表面上に堆積させる堆積法との二つに大別される
。しかし、冒−Ｖ族化合物半導体表面を直接酸化させる
酸化法は酸化膜自体の安定性に問題が残り、膜組成にも
酸化されていない■族元素が残留するなどの欠点があっ
た。また、この方法では半導体表面の近傍のみが酸化さ
れるため、素子製作上要求される充分な膜厚の酸化膜な
得ることが困難であった。一方、堆積法では単結晶であ
るＩ−Ｖ族化合物半導体上に、非晶質の酸化膜や窒化膜
などを堆積させるため、これら界面に非常に大きな歪み
が誘起され、これが素子特性に悪影響を与えるという欠
点があった。また、絶縁膜の堆積中に導入される物理的
損傷（放射損傷）や、絶縁膜と半導体とのダングリング
・ボンドによる界面単位も素子特性に多大な悪影響を与
えるという欠点を有していた。
発明の目的
本発明の目的は、化学的に安定で、歪みが小さく、しか
も活性領域との間に電気的、光学的特性の良好な界面が
形成できる絶縁膜を備えたＩ−Ｖ族化合物半導体装置を
提供することにある。
も活性領域との間に電気的、光学的特性の良好な界面が
形成できる絶縁膜を備えたＩ−Ｖ族化合物半導体装置を
提供することにある。
発明の構成
上記本発明の目的は、Ｉ−Ｖ族化合物半導体の活性領域
上に、これと同一の結晶構造及びほぼ同一の格子定数を
有するＨ−ＶＩ族化合物半導体の絶縁膜を形成すること
により達成される。
上に、これと同一の結晶構造及びほぼ同一の格子定数を
有するＨ−ＶＩ族化合物半導体の絶縁膜を形成すること
により達成される。
発明の実施例
まず、この種の絶縁膜はそれ自体化学的に安定なもので
なければならず、また活性領域との界面の化学的、物理
的安定化を図るうえで活性領域と同質的な結晶材料であ
ることが望ましい。このため本発明においては、絶縁膜
として半導体材料が選択される。
なければならず、また活性領域との界面の化学的、物理
的安定化を図るうえで活性領域と同質的な結晶材料であ
ることが望ましい。このため本発明においては、絶縁膜
として半導体材料が選択される。
次に、半導体の絶縁膜は、活性領域を形成する１−Ｖ族
化合物半導体に比べて大きなエネルギー１ ギャップ
を有していることが望ましい。受光素子や発光素子とし
て使用されるｌ−■族化合物半導体の表面に形成される
関係上、これらの半導体に比べてバンドギャップが大き
くてより透明であることが望ましいからである。またバ
ンドギャップが大きいということは、比抵抗の大きな絶
縁膜を形成する上でも好都合である。
化合物半導体に比べて大きなエネルギー１ ギャップ
を有していることが望ましい。受光素子や発光素子とし
て使用されるｌ−■族化合物半導体の表面に形成される
関係上、これらの半導体に比べてバンドギャップが大き
くてより透明であることが望ましいからである。またバ
ンドギャップが大きいということは、比抵抗の大きな絶
縁膜を形成する上でも好都合である。
さらに、半導体の絶縁膜は、後述するように活性領域を
形成する璽−ｖ族化合物半導体と同一の結晶構造及びほ
ぼ同一の格子定数を有することが望ましく、従って多種
多様な璽−ｖ族化合物半導体に応じて多種多様な絶縁膜
用半導体が選択可能でなければならない。
形成する璽−ｖ族化合物半導体と同一の結晶構造及びほ
ぼ同一の格子定数を有することが望ましく、従って多種
多様な璽−ｖ族化合物半導体に応じて多種多様な絶縁膜
用半導体が選択可能でなければならない。
本発明においては、上記すべての要件を満す半導体とし
てＩ−■族化合物半導体が選択される。
てＩ−■族化合物半導体が選択される。
璽−■族化合物半導体は、その種類によって異なる結晶
構造を有しており、例えばＧａＡｚ、 ＩｎＰ、等は閃
亜鉛鉱型構造を有し、ＧａＮ、 ＡＩＮ 、 ＩｎＮ、
等はウルツ鉱型構造を有している。一方、厘−■族化合
物半導体も同様にその種類によって異なる結晶構造を有
しており、例えばＺｓＳｍ、ＺｎＴｇ 、ＣｃＬＴａ等
は閃亜鉛鉱型構造を有し、Ｃｄ５ａ、ＣｄＳ 、等はウ
ルツ鉱型構造を有する。またＩｈＳ等結晶成長条件合物
半導体の表面にこれと同一の結晶構造を有するＩ−Ｖｌ
族化合物半導体を形成するものである。
構造を有しており、例えばＧａＡｚ、 ＩｎＰ、等は閃
亜鉛鉱型構造を有し、ＧａＮ、 ＡＩＮ 、 ＩｎＮ、
等はウルツ鉱型構造を有している。一方、厘−■族化合
物半導体も同様にその種類によって異なる結晶構造を有
しており、例えばＺｓＳｍ、ＺｎＴｇ 、ＣｃＬＴａ等
は閃亜鉛鉱型構造を有し、Ｃｄ５ａ、ＣｄＳ 、等はウ
ルツ鉱型構造を有する。またＩｈＳ等結晶成長条件合物
半導体の表面にこれと同一の結晶構造を有するＩ−Ｖｌ
族化合物半導体を形成するものである。
これによって界面における格子不整合を緩和し、機械的
応力を低減すると共に、ダングリング・ボンドに起因す
る界面単位密度を極小にして素子の電気的、光学的特性
を向上させるものである。
応力を低減すると共に、ダングリング・ボンドに起因す
る界面単位密度を極小にして素子の電気的、光学的特性
を向上させるものである。
また半導体結晶はその種類に応じて固有の格子Ｚｎ５ｍ
）ｉ ５．６６８Ａ、ＺｎＴｇ ハロ、１０２Ａノ格
子定数ヲ有子定数を有するＩＩ−Ｖｌ族化合物半導体を
形成するものである。これによって界面における格子不
整合が一層緩和される。さらに好適には、三元来の卜ｌ
族化合物、例えばＺｒＬｌ−ｘＣｄｘＳ−やＺｎ１−ｘ
ｃｄｘＴ ＃などの混晶を選択し、組成比Ｘによって格
子定数を変化させることもできる。
）ｉ ５．６６８Ａ、ＺｎＴｇ ハロ、１０２Ａノ格
子定数ヲ有子定数を有するＩＩ−Ｖｌ族化合物半導体を
形成するものである。これによって界面における格子不
整合が一層緩和される。さらに好適には、三元来の卜ｌ
族化合物、例えばＺｒＬｌ−ｘＣｄｘＳ−やＺｎ１−ｘ
ｃｄｘＴ ＃などの混晶を選択し、組成比Ｘによって格
子定数を変化させることもできる。
例えば、Ｉ−Ｖ族化合物半導体のＧｔＩＡ＃は高速トラ
ンジスタやオプトエレクトロニクス素子用の材料として
有望視されている。このＧａＡＪＦは閃亜鉛鉱型の結晶
構造と５．６５５４’の格子定数を有している。
ンジスタやオプトエレクトロニクス素子用の材料として
有望視されている。このＧａＡＪＦは閃亜鉛鉱型の結晶
構造と５．６５５４’の格子定数を有している。
そこで１−■族化合物半導体として、閃亜鉛鉱型の結晶
構造と５．６６８１の格子定数を有するＺｎ５ｇを選択
し、第１図Ａに示すようにＧａＡｚの活性＠１の上にム
Ｓ−の絶縁膜２を形成すればよい。なお必要に応じて、
絶縁膜２の上にＳｉ Ｏ，等の絶縁被膜３を＠１図Ｂに
示すように形成してもよい。
構造と５．６６８１の格子定数を有するＺｎ５ｇを選択
し、第１図Ａに示すようにＧａＡｚの活性＠１の上にム
Ｓ−の絶縁膜２を形成すればよい。なお必要に応じて、
絶縁膜２の上にＳｉ Ｏ，等の絶縁被膜３を＠１図Ｂに
示すように形成してもよい。
ＩｎＰ基板上に形成した１町−ｘａａｘｌＬｚｙｐ＜−
ｙのＩ−Ｖ族化合物半導体も、ＧａＡｚと同様に高速ト
ランジスタあるいは半導体レーザ、光検出器などのオプ
トエレクトロニクス素子用の材料として有望視されてい
る。このｌ−ｖ族化合物半導体の格子定数は５．８６９
Ａであり、これと格子整合するＩ−Ｖｌ族化合物半導体
として、格子定数がほぼ一致するＺａＳｇ０５５Ｔ−ｏ
、４７やＺ”Ｓｎ、５４”Ｑ、６６など混晶を選択すれ
ばよい。
ｙのＩ−Ｖ族化合物半導体も、ＧａＡｚと同様に高速ト
ランジスタあるいは半導体レーザ、光検出器などのオプ
トエレクトロニクス素子用の材料として有望視されてい
る。このｌ−ｖ族化合物半導体の格子定数は５．８６９
Ａであり、これと格子整合するＩ−Ｖｌ族化合物半導体
として、格子定数がほぼ一致するＺａＳｇ０５５Ｔ−ｏ
、４７やＺ”Ｓｎ、５４”Ｑ、６６など混晶を選択すれ
ばよい。
第２図Ａ〜ＥはＺｔ％Ｓ＃の絶縁膜を有するＱ ａ Ａ
ｚ絶縁ゲート形ＦＥＴの製造方法の一例を示す。まず
、絶縁性の（００１） ＧａＡ＃基板４を準備する（第
２図Ａ参照）。この基板上に数μ簿の厚さのドープトに
より表面処理を行なう（第２図Ｃ参照）。次に２Ｘ１０
Ｔｏｒｒ程度以上の真空中において、ＧｌＥＡ＃５
の表面温度を３７０℃±８０℃の範囲に保ち、分子線エ
ピタキシャル法でＺｎ５ａ結晶の絶縁膜６を厚み１〜５
μｍ程度に形成する（第２図Ｃ参照）。このときの成長
条件は、ｌｈとＳｇの分子線強度比がほぼ１であり、成
長速度は１μｍ／ｈｒ程度である。次に、マスクを用い
てＳｉＯ！をスパッタリングすることにより所定の位置
にＳｔ Ｏｚの絶縁性被膜７を形成する（第２図り参照
）。次に塩酸と硝酸の混液な用いてエツチングを行ない
、電極形成部分啜昭ｇ結晶を除去し、最後にソース電極
８、ゲート電極９及びドレイン電極１０を形成する。（
第２図Ｃ参照）。 １ １ 上記の例においては、１ｈＳ−絶縁膜６はグート
′４楊９の直下における絶縁膜としての機能に加え、他
の領域においては表面保護膜としての機能な果す。この
ように、閃亜鉛鉱型結晶構造及び５゜６５ＳＡの格子定
数を有するＧａミルの活性領域の表面には、同じく閃亜
鉛鉱の結晶構造を有しかつ５．６６ａＡというほぼ等し
い格子定数を有するＺｓＳｇの絶縁膜６が形成されてい
るため、極めて安定かつ高性能のＧａＡｚ ＦＥＴが提
供される。なお、Ｚｎ５ａの絶縁膜６とＳｇ Ｑ＊絶縁
性被膜７の界面状態は従来例と同様に劣っているが、Ｆ
ＥＴの動作特性には何ら悪影響を及ぼすことがない。
ｚ絶縁ゲート形ＦＥＴの製造方法の一例を示す。まず
、絶縁性の（００１） ＧａＡ＃基板４を準備する（第
２図Ａ参照）。この基板上に数μ簿の厚さのドープトに
より表面処理を行なう（第２図Ｃ参照）。次に２Ｘ１０
Ｔｏｒｒ程度以上の真空中において、ＧｌＥＡ＃５
の表面温度を３７０℃±８０℃の範囲に保ち、分子線エ
ピタキシャル法でＺｎ５ａ結晶の絶縁膜６を厚み１〜５
μｍ程度に形成する（第２図Ｃ参照）。このときの成長
条件は、ｌｈとＳｇの分子線強度比がほぼ１であり、成
長速度は１μｍ／ｈｒ程度である。次に、マスクを用い
てＳｉＯ！をスパッタリングすることにより所定の位置
にＳｔ Ｏｚの絶縁性被膜７を形成する（第２図り参照
）。次に塩酸と硝酸の混液な用いてエツチングを行ない
、電極形成部分啜昭ｇ結晶を除去し、最後にソース電極
８、ゲート電極９及びドレイン電極１０を形成する。（
第２図Ｃ参照）。 １ １ 上記の例においては、１ｈＳ−絶縁膜６はグート
′４楊９の直下における絶縁膜としての機能に加え、他
の領域においては表面保護膜としての機能な果す。この
ように、閃亜鉛鉱型結晶構造及び５゜６５ＳＡの格子定
数を有するＧａミルの活性領域の表面には、同じく閃亜
鉛鉱の結晶構造を有しかつ５．６６ａＡというほぼ等し
い格子定数を有するＺｓＳｇの絶縁膜６が形成されてい
るため、極めて安定かつ高性能のＧａＡｚ ＦＥＴが提
供される。なお、Ｚｎ５ａの絶縁膜６とＳｇ Ｑ＊絶縁
性被膜７の界面状態は従来例と同様に劣っているが、Ｆ
ＥＴの動作特性には何ら悪影響を及ぼすことがない。
なおＺｎＳ−の絶縁膜６は通常１０９ｇ・ｃｒＩ−と極
めて高い絶縁性を有しているので、特別の処理な必要と
しないが、用途に応じて一方の金属の分圧下において熱
処理することにより、比抵抗を減少し、あるいは一旦減
少した比抵抗を増加させることができる。他の１−■族
化合物半導体についても同様である。
めて高い絶縁性を有しているので、特別の処理な必要と
しないが、用途に応じて一方の金属の分圧下において熱
処理することにより、比抵抗を減少し、あるいは一旦減
少した比抵抗を増加させることができる。他の１−■族
化合物半導体についても同様である。
上記例においては、ＺｓＳ−の絶縁膜６の上に更にＳｉ
Ｏ，の絶縁性被膜７を形成する例を説明したが、Ｓｌ
へ膜を形成しない構造とすることも可能である。
Ｏ，の絶縁性被膜７を形成する例を説明したが、Ｓｌ
へ膜を形成しない構造とすることも可能である。
また、必要に応じてソースとゲート、ゲートとドレイン
間のＺｎＳ−絶縁膜を除去することもできる。
間のＺｎＳ−絶縁膜を除去することもできる。
発明の効果
以上詳細に説明したように、本発明はｌ−■族化合物半
導体の活性領域上に、これと同一の結晶構造及びほぼ同
一の格子定数を有するＩＩ−Ｖｌ族化合物半導体装置が
実現できる。
導体の活性領域上に、これと同一の結晶構造及びほぼ同
一の格子定数を有するＩＩ−Ｖｌ族化合物半導体装置が
実現できる。
【図面の簡単な説明】
第１図は本発明の詳細な説明する断面図、第２図は本発
明の装置の製造方法の一例を示す断面図である。 １．５・・・ＧａＡｓの活性層、２，６・・・ＺルＳ−
の絶縁膜、５，７・・・Ｓｉ Ｏ，等の絶縁被膜、８，
９．１０・・・電極特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外３名）策１ 図
明の装置の製造方法の一例を示す断面図である。 １．５・・・ＧａＡｓの活性層、２，６・・・ＺルＳ−
の絶縁膜、５，７・・・Ｓｉ Ｏ，等の絶縁被膜、８，
９．１０・・・電極特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外３名）策１ 図
Claims (1)
- 【特許請求の範囲】 ＩＩＩ−Ｖ族化合物半導体の活性領域上に絶縁膜を形成
して成る半導体装置において、 前記絶縁Ｓｔ−前記１−Ｖ族化合物半導体の結晶構造と
同一の結晶構造を有しかつ前記■−■族化合物半導体の
格子定数と略々等しい格子定数を有するＩＩ−ＶＩ族化
合物半導体により形成したことを特徴とするＩＩＩ−Ｖ
族化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053277A JPS58170069A (ja) | 1982-03-31 | 1982-03-31 | ３−ｖ族化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57053277A JPS58170069A (ja) | 1982-03-31 | 1982-03-31 | ３−ｖ族化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58170069A true JPS58170069A (ja) | 1983-10-06 |
Family
ID=12938238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57053277A Pending JPS58170069A (ja) | 1982-03-31 | 1982-03-31 | ３−ｖ族化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170069A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177778A (ja) * | 1985-01-28 | 1986-08-09 | エイ・ティ・アンド・ティ・コーポレーション | 半導体デバイス |
| JPS61184887A (ja) * | 1984-09-28 | 1986-08-18 | テキサス インスツルメンツ インコ−ポレイテツド | ヘテロ接合装置 |
| JPS63263744A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | アルミニウム合金薄膜配線 |
| JPS63305561A (ja) * | 1987-06-05 | 1988-12-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPH0595088A (ja) * | 1992-02-10 | 1993-04-16 | Agency Of Ind Science & Technol | 半導体装置 |
| US5300793A (en) * | 1987-12-11 | 1994-04-05 | Hitachi, Ltd. | Hetero crystalline structure and semiconductor device using it |
-
1982
- 1982-03-31 JP JP57053277A patent/JPS58170069A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184887A (ja) * | 1984-09-28 | 1986-08-18 | テキサス インスツルメンツ インコ−ポレイテツド | ヘテロ接合装置 |
| JPS61177778A (ja) * | 1985-01-28 | 1986-08-09 | エイ・ティ・アンド・ティ・コーポレーション | 半導体デバイス |
| JPS63263744A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | アルミニウム合金薄膜配線 |
| JPS63305561A (ja) * | 1987-06-05 | 1988-12-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US5300793A (en) * | 1987-12-11 | 1994-04-05 | Hitachi, Ltd. | Hetero crystalline structure and semiconductor device using it |
| JPH0595088A (ja) * | 1992-02-10 | 1993-04-16 | Agency Of Ind Science & Technol | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164359A (en) | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| JPH05235312A (ja) | 半導体基板及びその製造方法 | |
| KR20010034502A (ko) | 단결정막의 결정 이온-슬라이싱 방법 | |
| Ohmachi et al. | The heteroepitaxy of Ge on Si (100) by vacuum evaporation | |
| US5686350A (en) | Method for fabricating defect-free compound semiconductor thin film on dielectric thin film | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPS58170069A (ja) | ３−ｖ族化合物半導体装置 | |
| JPS6348438B2 (ja) | ||
| JPH0797573B2 (ja) | ヒ化アルミニウムガリウムの選択エッチング法 | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| US3975751A (en) | Monolithic light-emitting diode and modulator | |
| JPS634345B2 (ja) | ||
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JP2694260B2 (ja) | 半導体素子 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| KR950001620B1 (ko) | 규소저매늄/저매늄 완충층을 이용한 규소기판상의 갈륨비소 박막성장방법 | |
| JPS61198713A (ja) | 半導体装置の製造方法 | |
| JPS61150271A (ja) | 炭化珪素半導体素子の製造方法 | |
| JPS58171004A (ja) | 半導体光導波路装置 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0432222A (ja) | 格子不整合系のエピタキシャル成長方法 | |
| JPS61187328A (ja) | 化合物半導体素子の製造方法 | |
| JPH02153568A (ja) | 光・電子集積回路の製造方法 |