JPS6022826A - 遅延回路 - Google Patents

遅延回路

Info

Publication number
JPS6022826A
JPS6022826A JP58130045A JP13004583A JPS6022826A JP S6022826 A JPS6022826 A JP S6022826A JP 58130045 A JP58130045 A JP 58130045A JP 13004583 A JP13004583 A JP 13004583A JP S6022826 A JPS6022826 A JP S6022826A
Authority
JP
Japan
Prior art keywords
capacitor
constant current
discrimination level
current source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130045A
Other languages
English (en)
Inventor
Masato Kobayashi
正人 小林
Hideki Fukusono
福園 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58130045A priority Critical patent/JPS6022826A/ja
Publication of JPS6022826A publication Critical patent/JPS6022826A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 木兄りJば、入力信号を予め定めた時1!Iだけ遅咄さ
せて出力する遅延回路に関する。
背景技術 UA型的な光行技術は第1図に示されている。入力端子
lには、452図(υで示される15号が入力される。
時刻tlにおいて入力端子lがハイレベル(7,) 状
iAJかもローレベルに灰化するす、トランジスタQ1
か逃所状席から導通状帳にスイツヂング粘様が灰化する
。トランジスタQlが瑯通することによって、トランジ
スタQ2が得辿状台から価4r状囮に便わる。これによ
ってコンデンサCには、定’41nLIItAとしての
トランジスタQ6から゛耐流11が01シれ、コン1ン
サCが充′屯される。トランジスタQ3.Q4は7e 
mJ 渭1111j g’r 2 ?f 構成し、抵抗
R1゜R2によって′ボまる電圧V T rよJP別レ
ベルを決定する。
入力(tA +3がハイレベルからローレベルになった
時刻tiから時間W1経過後に、差動増IRW器2のス
イッチング態様かλ化し、トランジスタQ3は避に)r
状)町から’桿Jlll状!房となる。コンデンサCの
出力111圧は弔2図(2)に示されているとおりであ
り、トランジスタQ3のスイッチング心様は、第2図(
,3)に下されているとおりである。ここでコンデンサ W1=−C・VT ・・・(1) 1 トランジスタQ3か譬聞することによつτ、トランジス
タQ5か悪1厨状態から線辿状忌に及ILすふ。コンデ
ンサCは充電され続けて行き、li4刻t3で予め定め
た一定の電圧11[j Vcc に至る。
時刻t2において、入力端子1がローレベルからハイレ
ベルになると−トランジスタQ2が’!y’ JIUす
る。しだがってコンデンサCの放゛屯、↓j流12がト
ランジスタQ2および抵抗R3を介して1Aシれる。
時開W2経過後にコンデンサCの出力重圧は、JT−別
レベルVTに達し、これによってトランジスタQ3が)
ηノ舟状yルから遮μlr状腓に灰化L、)ランジスタ
Q5が両断する。
このような先行技術では、遅延時IAJ Wl 、 W
 2を比軟的長い時間に設定するには、コンデンサCの
容量を大きくする必要かあり、しかもこのコンデンサC
1,/)電圧が予め定めた一定の′重圧VCCになるま
での時刻t1〜t3の期間か比較的長い。
これによって時刻t3以RiJにおいて、入力端子1に
入力される1目号か灰化したときには、正確な遅延時間
をイ4することが固成となり、応答性が低下することK
なった。
1 日−ノ 不発を夕1の自白・Jは、コンデンサの谷量を比較的小
さくてすむようにし、しかも人力信号の繰り返し灰化の
許容周期を短くすることができるようにした改良された
遅延回路を捉θにすることである。
実施例 第3図は、本発明の一実施例の′「に気回路図である。
この実施例では、入力端子1からの信号はトランジスタ
Q1のベースに与えられる。コンデンサCKは、直列に
一定のpK lftを供給する第1′ポ市流源としての
トランジスタQ13およヒu 抗R11が接続されてい
る。このコンデンサCKはまた、11列にもう1つの刀
2定+114: tfiL 源としてのトランジスタQ
19および抵抗R6が1に続されており、電流13を供
給する。コンデンサCには、トランジスタQ1に関ノ止
するトランジスタQ20 、Q21 。
Q2および、li記1化R3〃1ら成る弔3足屯l光紡
ξがt友峙でされ、一定の144υ1j i 2 k 
tfiLすことができる。
トランジスタQ3..Ql−j仝蛎’W 11:!= 
ij神2を・;旧式する。トランジスタQ4に1薊連し
て弁別レベルj化手段3が接続される。この升)JIJ
レベルメ化手段3 e−1、L−L抗R7,R8,u−
u#プしR8に 並夕υンr I’7j 枕されたトラ
ンジスタリlOとを含む。トランジスタQ10が載断す
ることによって、差!II/J謂φl+f iia 2
は第1弁別レベルVTIを仔し、トランジスタQ10が
萼>111することによって、第1升別しベルV Tl
よりも吐い第2弁別レベルVT2を自する。
トランジスタQ19.Q25は、カレントミラー 回;
:’h ヲ+q立1祝する。差切j着ψ品1針2のトラ
ンジスタQ3に接続きれているトランジスタQ25にI
WJ連してトランジスタQ23.Q24か接続さ力2て
いる。トランジスタQ24にP4I辿してトランジスタ
11および抵抗R9かJG 紛さfする。
入力端子1に与えられる入力値リーカ弓(′J4図(1
)に示されるように時刻t4においてハイレベルからo
 −L/ /<ルに灰化すると、トランジスタQ1 r
:i Ay向状台から得通状]+%となる。この1〜ラ
ンジスクQlかベメ刑することによって、トランジスタ
c72 i、1ノ÷1刑状1υから遮1jfB状書にス
イツチングf7り様が狭止する。コンテン”)−Cの′
@シ比は、弔4図(2)で示されるように第1升別しベ
ル■]゛1木満であり、差刺増11’f+!イ’+2の
トランジスタQ 3 ):i i!↑H41ノ?してお
り、トランジスタQ25vC4ま′+Ii、++1ff
iがItiL nなl/−1,したカッて、コンデンサ
CVよトランジスタQ13を介スる一定のrl<ンノ+
jilによって充′L(1、される。
時刻t5eζおいて、コンデンサCの出力、R圧が弔1
1Pす1jレベルVTIを越える。したがって遅7+1
呂時ll′JIW3は′弔1a式で示されるとおりとな
る。
■ W 3 =−C−VT l ・=(la)1 時亥りt5において、)・ランジスタQ3が)Fp 川
i する。これによってトランジスタQ25rこは一定
の’+it LAN、’ i 0かiALノLる。トラ
ンジスタQ3の・リメjlllによって、トランジスタ
QIOおよびトランジスタQ11け遮16r状し9から
21−11通状囚に変化し、心して矛5νJ増i1m 
j:斥2はり″J2升別弁別しVT2を刊する。この’
R別フレベルX化状J島Qま弔4 FJ (3)に示さ
れている。トランジスタQllのスイッチングlJ様は
第4図(4)にノドされるとおりである。トランジスタ
Q25に一定i蒐流i25が7通れることによって、カ
レントミラー効果によってトランジスタQl!lこは一
定の電流i3が1fit、れる。こうして時刻t5〜t
6のJIJJ ++′Ij VCおいてはコ’y テン
”j CKi、1:(i l+i 3)の充電小流が7
11シれ、コンデンサ″Cは、に−速しくブI−市され
る。こうしてコンデンサCは11”)4 AIJ t 
6において一定の電圧Vcc K達する。
時刻t7において人カシ1、d子10M +Jかローレ
ベルからハイレベルに変化すると、トランジスタQ1が
避萌する。これによってトランジスタQ2か郷114す
る。このトランジスタQ2のη通によってトランジスタ
Q2には電流12か(AC,れる。ここて、i2>il
+i3 ・・・(2) と疋めである。したがって、コンデンサ゛Cから(rよ
掲3式で示される放電電流i4が汎れ11−1す。
i 4=i 2−(i 1+i 3 ) ・・(3ンこ
うして時刻t7から時刻Jt8まての11ny同W4畦
Jl→後に、コンデンサCの電圧は弔2升がリレベル■
T2に遁する。
時刻tsでu、b: 畷IJJ ’I!+ 444’:
j; 2 ))ランジスタQ3か価1σrする。これに
よって屯rAシi 0が流れなくなり、ししてrJf 
It i 3かl/iシれなくなる。したかつてコンデ
ンサCは放電電流i5で急速に放電される。
i5:=i2−i1 ・・・(5) これと同時K l−ランジスタQIO、Ql 1も蟲1
4丁シ、差tH+J3増1・’IV !j’i 2は謁
1弁別レベルV1”lを有する。
ltt嫉時間W3.W4を孕しくするには、第6式%式
% () ) −に述の夷す巨細では、時刻t5〜E6間においてコン
デンサCは思速充屯され、したかつてその充’「1tI
Jp圧か−7,5の1+4 V c c VCjjlJ
 dすルt4c7)時間がへIAvlされる。捷だ、こ
の時刈t5以1庫においては弁別レベルか低いI+u 
V T 2に狭止される。七のだめ遅延時間W 4 i
得るためにコンデンサCを光′屯しておくに必要な電圧
Vcc を比・灰「h3低く収ることかできる。しかも
時刻18〜t9において0よコンチングCけ急速に放電
される。このより(・こして、コンデンサCの五瓦を小
きくシ、シかも必胃な11延時間W3.W4を得ること
ができるとともに、時刻[5以降において入力信号か茨
化するli、!i□ ilJ [7までの時間を少なく
ても1吟刻t6以降のIt llk laJ短時間にす
るこ吉ができ、人力侶−号か巣すノスし入力されること
か許容される時間t5〜t6か翫A狛されることになり
、このこ吉は時刻t 73〜t9に1幻しても同イ求で
ある。
功 果 以上のよう((本究明によれば、JP別(ノベルを1に
U力増怖:者の出力に端づいて人力fl:i号の玄化力
回と反対方間に変化しているので、コンデンサの充1b
76了′1に)王を低下することがでさ、したがってコ
ンデンサの、イ旬t1氏くしてもが姑時間を大きく、ゾ
モすることかrJf能であるとともに1.計容される入
力1d号の繰り返し周波数を高くすることかできる。
4、間開のl1flI単な祝明 弔11メツは先行技術の屯気回路1−4、名132図は
り51図に示された光行(り術のi:iJ作f:説り1
するだめの波形図、弔3図は木兄1月の一実1111例
の′屯気回11?i図、・x< 4図は弔3図に示され
た夾施例を説明するための波形図である。
2・・・絵はIJ A’J l鰯4.3・・・弁別レベ
ル変化手段、Ql〜Q25・・・トランジスタ、1り1
〜R17・・・抵抗、C・・コンデンサ、 代理人 弁理士 四教圭一部 第1図 第2図 第3図 1A 第4図 特許庁長官殿 1、事件の表示 特願昭58−130045 2、発明の名称 遅延回路 3、補正をする者 事件との関係 出願人 住所 名称(583)松下電工株式会社 代表者 4、代理人 住 所 大阪市西区西本町1丁目13番38号 新興産
ビル国装置EX 0525−5985 INTAPT 
J国際FAX GIII&GII (06)538−0
2476、補正の対象 明細台の特許請求の範囲の憫す)よび発明の詳細な説明
の欄 7、補正の内容 (1)特許請求の範囲は別紙のとJ5す。
(2)明細書第3頁第2()行目を下記のとおりにシf
正する。
記 すC1,を第1式で示される。
(3ン明細書第8頁第1行目において1一定電流 12
5」とあるを、 「一定電流 i()」に訂正する。
以」ニ 特許請求の範囲 コンデンサと、 コンデンサに直列に接続されて一定の電流を供給するt
IS1定電流源と、 コンデンサに直列に接続されて一定の電流を供給するも
う1つの第2定電流源と、 コンデンサに並列に接続されて一定の電流を放電させる
第3定電流源と、 第1弁別レベルと@i弁別レベルよりも低い第2弁別レ
ベルとに弁別レベルを変化する手段と、コンデンサの出
力電圧が与えられる一方の入力端子と弁別レベル変化手
段からの弁別レベルを定める信号が与えられる他方の入
力端子とを有する差動増幅器とを含み、 コンデンサの充電時において第1定電流源を能動化し且
つ第3定電流源を不能動化し、コンデンサの出力電圧が
第1弁別レベル未満のとき、差動増幅器2の出力によっ
て第2定電流源を休止し、コンデンサの出力電圧が第1
弁別レベル以上になったとぎ、第2定電流源を能動化し
且つ弁別レベル変化手段によって差動増幅器には第2弁
別レベルの信号を与え、 コンデンサの放電時に第1定電流源を能動化し、コンデ
ンサの出力電圧が第2弁別レベル以上のとき、第1、第
2及び第3定電流源を能動化し、コンデンサの出力電圧
が第2弁別レベル未満のとき、第2定電流源を不能動化
し且つ第3定電流源を能動化し、 tISlおよび第2定電流源のコンデンサへの電流の和
は第3定電流源のコンデンサからの放電電流未満に選ん
であることを特許とする遅延回路。

Claims (1)

  1. 【特許請求の範囲】 コンデンサと、 コンデンサに]ば列に接続されて一定の電流を供給する
    第1定’+=Il流源と、 コンデンサに11列に接続されて一足の一流を供給する
    もう1つの第2定電流源と、 コンデンサに並列に接続されて一足のitj流を放電さ
    せる弔3定′■1(l)尾諒と、 第1弁別レベルと第l弁別レベルよりも低い第2弁別レ
    ベルとに升5Iリレベルを変化する手段と、コンデンサ
    の出力′[電圧が与えられる一方の入力端子と弁別レベ
    ル変化手段からの弁別レベルを足める信号が与えられる
    叱方の入力端子とを有するtcE動増IWii器とを含
    み、 コンデンサの充i1):時において第1定電流源を能l
    Qj化し且つ第3疋屯丸源を不能動化し、コンデンサの
    出力′電圧が第1弁別レベル未式のとき、龜姻増幅器6
    の出力によって第2定電7Aシ諒を休止し、コンデンサ
    の出力′電圧が第1ff別レベル以上になったとき、第
    2定電流源を能動化し且つ弁別ノベル変化手段によって
    差すνJ型幅器には952升別弁別ルの信号を与え、 コンデンサの放電時に第1定電流源を能動化し、コンデ
    ンサの出力電圧が第2弁別レベル以上のとき、弔11第
    2及びfJ3定軍流源を能動化し、コンデンサの出力電
    圧が第2弁別レベル未1両のとき、5B2定電流源を不
    能動化し且っ第3定軍流源を11ヒ姑化し、 第1および第2定電流源のコンデンサへの一流の相は第
    3定t1工流源のコンデンサからの涙′「江’LU i
    l屯未満に選んであることを特徴とする遅延回路。
JP58130045A 1983-07-15 1983-07-15 遅延回路 Pending JPS6022826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58130045A JPS6022826A (ja) 1983-07-15 1983-07-15 遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130045A JPS6022826A (ja) 1983-07-15 1983-07-15 遅延回路

Publications (1)

Publication Number Publication Date
JPS6022826A true JPS6022826A (ja) 1985-02-05

Family

ID=15024751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130045A Pending JPS6022826A (ja) 1983-07-15 1983-07-15 遅延回路

Country Status (1)

Country Link
JP (1) JPS6022826A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134968U (ja) * 1987-02-26 1988-09-05
JPH0671492A (ja) * 1992-05-27 1994-03-15 Ebara Infilco Co Ltd 含水物の脱水処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134968U (ja) * 1987-02-26 1988-09-05
JPH0671492A (ja) * 1992-05-27 1994-03-15 Ebara Infilco Co Ltd 含水物の脱水処理装置

Similar Documents

Publication Publication Date Title
US4757214A (en) Pulse generator circuit
JPS6337269A (ja) モ−ド選定回路
KR940006137A (ko) 자기 재생기능을 갖는 반도체 메모리 장치
JPH0748307B2 (ja) 半導体メモリ装置
CA1134439A (en) Time dependent master reset
US4633102A (en) High speed address transition detector circuit for dynamic read/write memory
JP3408851B2 (ja) 同期信号検出装置
JPH05342873A (ja) 半導体記憶装置
EP0845784A1 (en) Method and corresponding circuit for generating a syncronization ATD signal
US12165698B2 (en) Circuitry for adjusting retention voltage of a static random access memory (SRAM)
JPH0758887B2 (ja) Rc時定数を利用した可変クロック遅延回路
TW382708B (en) Semiconductor integrated circuit
KR100897295B1 (ko) 반도체 메모리 장치의 벌크 바이어스 전압 생성 회로
KR0138700B1 (ko) 반도체 장치의 리프레쉬 제어방법 및 그 장치
KR0183936B1 (ko) 프로그래머블한 신호지연회로
JPS63282992A (ja) 半導体記憶回路
JP3211881B2 (ja) 半導体記憶装置
JPH048668Y2 (ja)
KR930008419B1 (ko) 내부전원 발생회로
JPH0750981B2 (ja) 基板電位発生回路
JPS5936036Y2 (ja) Cmos発振回路
US6549486B1 (en) Circuit for generating an ATD pulse signal independent of voltage and temperature variations
KR940001490Y1 (ko) 전원공급 리세트신호 발생회로
JPS6289297A (ja) プログラマブル集積回路
JPH03259493A (ja) 半導体記憶装置