JPS6022855A - ビツト同期クロツク発生装置 - Google Patents
ビツト同期クロツク発生装置Info
- Publication number
- JPS6022855A JPS6022855A JP59132556A JP13255684A JPS6022855A JP S6022855 A JPS6022855 A JP S6022855A JP 59132556 A JP59132556 A JP 59132556A JP 13255684 A JP13255684 A JP 13255684A JP S6022855 A JPS6022855 A JP S6022855A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- counter
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は符号形式として、スプリットフェーズ符号を使
用し、ＦＳＸ変調を行ったデータ伝送方式の受信回路等
において、復調データをサンプリングする際に使用する
ピント同期クロックの発生装置に関するもので、そのク
ロックが精度よく、容易に得られるようにすることを目
的とする。
用し、ＦＳＸ変調を行ったデータ伝送方式の受信回路等
において、復調データをサンプリングする際に使用する
ピント同期クロックの発生装置に関するもので、そのク
ロックが精度よく、容易に得られるようにすることを目
的とする。
従来のビア１１・同期クロックの発生装置について説明
する。第１図において、１ばＦＳＸ復調部、２はビット
変化点検出回路、３はビット同期クロック発生カウンタ
、４は発振回路である。
する。第１図において、１ばＦＳＸ復調部、２はビット
変化点検出回路、３はビット同期クロック発生カウンタ
、４は発振回路である。
第２図は第１図における要部の信号波形を示すもので、
イはＦＳＫｉ調信号、口は復調信号、・・はビット変化
点信号、二は発振クロック、ホはビット同期クロックで
ある。
イはＦＳＫｉ調信号、口は復調信号、・・はビット変化
点信号、二は発振クロック、ホはビット同期クロックで
ある。
このように構成された装置において、ＦＳＫ変調信号イ
はＦＳＫ復調復調部上って復調される。
はＦＳＫ復調復調部上って復調される。
この復調信号口のビット変化点を、ビット変化点検出回
路２により検出し、ビット変化点信号ハを発生させ、ビ
ット同期クロック発生カウンタ３にリセットをかけ、ビ
ット同期クロノクホに補正をかけるようにしている。な
お、ビット同期クロック発生カウンタ３の分周をＮ２発
発振クロックニｔｏ、受信信号のデータ伝送速度をＴ。
路２により検出し、ビット変化点信号ハを発生させ、ビ
ット同期クロック発生カウンタ３にリセットをかけ、ビ
ット同期クロノクホに補正をかけるようにしている。な
お、ビット同期クロック発生カウンタ３の分周をＮ２発
発振クロックニｔｏ、受信信号のデータ伝送速度をＴ。
とすると、ｔｏ−ＮＴｏの条件を満たす必要がある。
しかしながら、この構成では、受信部にｔｏ−ＮＴｏの
条件を満足する高精度の発振回路４が必要の為、受信回
路が高価、複雑になる欠点があった。
条件を満足する高精度の発振回路４が必要の為、受信回
路が高価、複雑になる欠点があった。
本発明は、これらの欠点を解決したものであり、以下に
その実施例とともに説明する。
その実施例とともに説明する。
第３図において、５はＦＳＫ復調部、６はマーク信号の
場合のみ動作するカウンタ、７はスペース信号の場合の
み動作するカウンタ、８はオアー回路、９は２進カウン
タである。
場合のみ動作するカウンタ、７はスペース信号の場合の
み動作するカウンタ、８はオアー回路、９は２進カウン
タである。
第４図は要部の信号波形を示すもので、ａはＦＳＫ変調
信号、ｂは復調信号、Ｃはマーク信号に対応させて発生
するクロック用信号、ｄはスペース信号に対応して発生
させるクロック用信号、ｅはマーク、スペース信号に対
応して発生したクロックｃ、ｄのオア信号、ｆはビット
同期クロックである。
信号、ｂは復調信号、Ｃはマーク信号に対応させて発生
するクロック用信号、ｄはスペース信号に対応して発生
させるクロック用信号、ｅはマーク、スペース信号に対
応して発生したクロックｃ、ｄのオア信号、ｆはビット
同期クロックである。
次にこの実施例の動作について説明する。入力されたＦ
ＳＫ変調信号ａはＦＳＫ復調復調部上って復調される。
ＳＫ変調信号ａはＦＳＫ復調復調部上って復調される。
このようにして復調された復調信号すのマーク、スペー
ス状態により、カウンタ６゜７のいづれかを選択し、Ｆ
ＳＸ変調信号を分割し、ビット同期クロックの基になる
信号ｃ、ｄを発生させている。またカウンタ６．７は、
ＦＳＫ変調信号のマーク、スペース状態の周波数をｆｌ
、 ｆ２とすると、それぞれ１／ｆ、 、 １／ｆ２の
カウントを行う構成になっている。このため、マーク状
態の場合は１／ｆ１ カウンタ６、スペース状態の場合
ば１／ラ のカウンタ７がそれぞれ働き、ｃ、ｄで示し
たクロックを発生させている。なお、このカウンタ６．
７は、復調信号がスプリット・フェーズ符号になってい
るために１デ一タ長以上連続して動作することはない。
ス状態により、カウンタ６゜７のいづれかを選択し、Ｆ
ＳＸ変調信号を分割し、ビット同期クロックの基になる
信号ｃ、ｄを発生させている。またカウンタ６．７は、
ＦＳＫ変調信号のマーク、スペース状態の周波数をｆｌ
、 ｆ２とすると、それぞれ１／ｆ、 、 １／ｆ２の
カウントを行う構成になっている。このため、マーク状
態の場合は１／ｆ１ カウンタ６、スペース状態の場合
ば１／ラ のカウンタ７がそれぞれ働き、ｃ、ｄで示し
たクロックを発生させている。なお、このカウンタ６．
７は、復調信号がスプリット・フェーズ符号になってい
るために１デ一タ長以上連続して動作することはない。
捷だクロックｃ、ｄのオアにより発生させた信号ｅは図
で示す様に、スプリット・フェーズ符号に対応している
ため１データ長の倍の速度のクロック信号になっている
。このためｅの信号を２進カウンタにより分周すること
により、１データ長に対応するビット同期クロノクルを
得ることができる。
で示す様に、スプリット・フェーズ符号に対応している
ため１データ長の倍の速度のクロック信号になっている
。このためｅの信号を２進カウンタにより分周すること
により、１データ長に対応するビット同期クロノクルを
得ることができる。
上記実施例より明らかなように本発明によればＦＳＫ変
調信号により直接、ピッＩ・同期クロックを得ることが
できるため、復調部で、ビット同期クロックを発生させ
るための発信回路が不用になると共にＦＳＸ変調信号を
テープ等に録音し、再生する場合でも、テープ速度の変
動にも追従して、ビット同期クロックを再生できる等の
特徴を有している。
調信号により直接、ピッＩ・同期クロックを得ることが
できるため、復調部で、ビット同期クロックを発生させ
るための発信回路が不用になると共にＦＳＸ変調信号を
テープ等に録音し、再生する場合でも、テープ速度の変
動にも追従して、ビット同期クロックを再生できる等の
特徴を有している。
第１図は従来のピント同期クロック発生装置のブロック
図、第２図は同タイミングチャート、第３図は本発明の
一実施例におけるビット同期クロック発生装置のブロッ
ク図、第４図は同タイミングチャートである。 ６・・・・・・ＦＳＫ復調部、６，７・・・・・・カウ
ンタ、８・・・・・・オア回路、９・・・・・２進カウ
ンタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 づ 第２図 〔幻Ｗ−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−−ω；Ｊ テ゛−夕 １に 第３図
図、第２図は同タイミングチャート、第３図は本発明の
一実施例におけるビット同期クロック発生装置のブロッ
ク図、第４図は同タイミングチャートである。 ６・・・・・・ＦＳＫ復調部、６，７・・・・・・カウ
ンタ、８・・・・・・オア回路、９・・・・・２進カウ
ンタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 づ 第２図 〔幻Ｗ−−−−−−−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−−−ω；Ｊ テ゛−夕 １に 第３図
Claims (1)
- スプリット・フェーズ彷号を使用し、ＦＳ、Ｋｉ調され
ているキャリア周波数を、マーク、スヘースの信号に対
応させて分割させる手段、その両手段の出力からデータ
点に対応するビット同期クロックを得る手段を設けたこ
とを特徴とするビット同期クロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59132556A JPS6022855A (ja) | 1984-06-27 | 1984-06-27 | ビツト同期クロツク発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59132556A JPS6022855A (ja) | 1984-06-27 | 1984-06-27 | ビツト同期クロツク発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022855A true JPS6022855A (ja) | 1985-02-05 |
| JPH0123979B2 JPH0123979B2 (ja) | 1989-05-09 |
Family
ID=15084046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59132556A Granted JPS6022855A (ja) | 1984-06-27 | 1984-06-27 | ビツト同期クロツク発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022855A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222868A (en) * | 1975-08-14 | 1977-02-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | Fs demodulator |
-
1984
- 1984-06-27 JP JP59132556A patent/JPS6022855A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222868A (en) * | 1975-08-14 | 1977-02-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | Fs demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0123979B2 (ja) | 1989-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004008706A3 (en) | Method and device for frame detection and synchronization | |
| EP1191530A3 (en) | Optical disk device | |
| US5444744A (en) | Phase locked loop for synchronizing with carrier wave | |
| JPS63136852A (ja) | 信号伝送システム | |
| JPS6022855A (ja) | ビツト同期クロツク発生装置 | |
| JP2964196B2 (ja) | ディジタル直交検波復調器 | |
| JPH0666694B2 (ja) | Ｄ／ａ変換装置 | |
| JP3549958B2 (ja) | シンボルクロック再生方法および装置 | |
| SU794768A1 (ru) | Устройство дл приема дискретнойиНфОРМАции | |
| JP2637511B2 (ja) | 情報信号復調装置 | |
| JPS57133782A (en) | Clock reproducing device | |
| JPH0352699B2 (ja) | ||
| JP2606210B2 (ja) | ディジタル信号復調装置 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| JPH0427744B2 (ja) | ||
| JPS58105659A (ja) | デイジタル復調回路 | |
| JPS5546659A (en) | Data information reproduction system | |
| JPH06216951A (ja) | 周波数シフトキーング受信装置 | |
| JPH06132990A (ja) | Ｆｍ多重信号受信インジケータ | |
| JPS5892164A (ja) | Ｐｓｋ変調方法 | |
| JPS5840865B2 (ja) | 積分型デイジタル位相判定器 | |
| JPH0243008U (ja) | ||
| JPH0575657A (ja) | Ｆｓｋ通信復調器 | |
| JPH03243033A (ja) | 送受信クロック発生回路 | |
| JPS6081951A (ja) | Ｆｓｋ復調器 |