JPS60228972A

JPS60228972A - ロジツク回路試験装置

Info

Publication number: JPS60228972A
Application number: JP59085220A
Authority: JP
Inventors: Yoshio Yoshida; 良夫吉田
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1984-04-27
Filing date: 1984-04-27
Publication date: 1985-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】イ、「発明の目的」（産業上の利用分野）本発明は、ディジタル回路の試験装置で、とくにロジッ
クプローブにて被試験回路を試験する装置の改善に関す
るものである。

［従来の技術］第２図は従来のインサーキット・エミュレーションとシ
グネチャ解析を化ね備えたロジック回路試験装置の一例
を示す概略的構成図で、１は被試験回路、２はロジック
プローブ、４は装置本体をそれぞれ示す。装置本体４は
、被試験回路１の動作異常を解析するためのテストプロ
グラムを実行する機能が備えられ、また被試験回路上で
ロジックプローブ２を当接すべき箇所（テストポイント
）を指示する表示等のための表示部分、テストプログラ
ムの作成や変更用に情報を入力するためのキーボード等
を含んでいる。

ロジックプローブ２の指示棒２１の先端には第３図に示
すように被試験回路に接触するための接触棒２２が設け
られ、また後端には検出した信号を装置本体４へ送るた
めのケーブル３が接続されている。更に指示棒２１には
接触棒２２とケーブル３との接続関係を電気的に断続す
るスイッチ２３が設けられている。このスイッチ２３は
手動で操作するデータ取込用のスイッチである。

なお、このデータ取込み用のスイッチは装置本体４側に
配設される場合もある。

（発明が解決しようとする問題点）しかしながら、この様な従来の装置には次のような問題
点があった。

■試験を行う場合、オペレータはテスト箇所にロジック
プローブを接触させる動作と、データ取込みを行うスイ
ッチを押す動作とを同時に行わなければならず、極めて
操作性が悪い。

■また、データ取込みスイッチ２３をおした際に、テス
ト箇所からロジックプローブが外れてしまう危険性があ
り、その様な場合には間違ったチェックシーケンスへ移
ってしまい、正しいテストが不可能となってしまう。

■データ取込み用のスイッチをロジックプローブ側に設
けた場合には、プローブ構造が複雑化する等のために価
格が高くなる。

本発明の目的は、この様な欠点を解消し、データ取込み
用のスイッチを必要とすることなく、操作性に優れかつ
安価な構成でありながら確実なデータ取込みを可能とし
たロジック回路試験装置を提供することにある。

（問題点を解決するための手段）この様な目的を達成するために本発明では、被試験回路
からロジックデータを抽出するロジックプローブを備え
てなるロジック回路試験装置において、　前記ロジック
プローブから導かれるロジック信号のＨレベルを検出す
るＨレベル検出コンパレークと、前記ロジックプローブから導かれるロジック信号のＬレ
ベルを検出するＬレベル検出コンパレータと、前記ロジックプローブの先端が開放状態か否かを検出す
る中間レベル検出手段と、前記中間レベル検出手段の出力に応じて、前記ロジック
プローブからのデータを読込むかあるいは再度テストル
ーチンの実行後データを読込むかを決定し、読込まれた
データについてその良否判別を行うようにしたコントロ
ール手段と、を具備したことを特徴とするものである。

（実施例）以下図面を用いて本発明の詳細な説明する。第１図は本
発明の一実施例を示す略示的構成図である。なお、本実
施例はロジック回路試験装置の中で特にマイクロプロセ
ッサ応用機器に対してエミュレーションすることのでき
るロジック回路試験装置を例にとって示しである。

第１ｔｉｉＨＣ４５いて、４．は装置本体側で、これに
はロジックプローブ２とエミュレータ・ボッド８が接続
される。

エミュレータ・ボッド８は、被試験回路に搭載されるマ
イクロプロセッサと同一または同種のマイクロプロセッ
サを装着し、そのマイクロプロセッサにより被試験回路
を作動させることができるものであり、装置本体側とは
ケーブル９で接続され、他方先端にはケーブル７を介し
てマイクロプロセッサＩＣプラグ６が設けられている。

このマイクロプロセッサＩＣプラグ６は被試験回路１の
マイクロプロセッサ装着用のマイクロプロセッサＩＣソ
ケットに接続される。

装置本体側４Ｉは、ロジックプローブ２からｔＳられる
データを取込むデータ取込み回路５、各部に必要な制御
信号やデータを適宜に与えるコントロール回路１０．メ
ツセージ表示や得られたデータの表示を行うための表示
器１１、テストプログラムの入力ないし操作上必要な情
報を入力するためのキーボード１２より構成されている
。

この様な構成の中で、コントロール回路１０によるエミ
ュレータ・ボッド８、表示器１１およびキーボード１２
の制御は、従来のものと同様である。

第４図はデータ取込み回路５の詳細を示す構成図である
。図において、ロジックプローブ２から与えられる入力
信号は、一方の入力にＨレベルスレッショルド電圧ＶＴ
Ｉ−ｔ？ｌの印加されたＨレベル検出コンパレータ５１
と、一方の入力にＬレベルスレッショルド電圧ｖ０→Ｌ
の印加されたＬレベル検出コンパレータ５２の入力にそ
′れぞれ導かれている。

そして、コンパレータ５１，５２の出力は、データサン
プルラッチ５４に導かれている。

また、コンパレータの信号入力端は、ロジックプローブ
２がオーブンの時、Ｈレベルスレッショルド電圧ＶＴＨ
＋と、Ｌレベルスレッショルド電圧ｖ’ｒｔ−ｔしの中
間値になるように、抵抗Ｒ＋　、Ｒ２を介して＋ｖ、−
ｖｉ圧が与えられており、２つのコンパレータの出力は
ゲート５３に入力されている。

前記抵抗Ｒ＋　、Ｒ２でなる抵抗分圧回路およびゲート
５３で構成される部分はいわゆる中間レベル検出手段で
ある。

データサンプルラッチ５４は、前記コンパレータ５１．
５２の出力と共にゲート５３の出力も受け、コントロー
ル回路１０からのサンプルクロックが与えられる毎にこ
れらの入力データをラッチする。このラッチ５４の出力
は、データ読込み回路５５に与えられると共に、レベル
保持フリップ７０ツブ（以下ＦＦと略称する）５７．５
８．５９にそれぞれ与えられる。これらのＦＦには、ス
トローブ発生モノマルチバイブレータ５６が出力するス
トローブＳＴＢが共通に与えられている。

ストローブ発生モノマルチバイブレータ５６はコントロ
ール回路からのサンプルクロックが与えられる毎に、所
定のパルス幅のストローブＳＴＢを発生する。ＦＦ５７
，５８．５９のＱ出力はコン１〜ロール回路１０に出力
され、また各ＦＦに共通のクリア信号ＣＬＲはコントロ
ール回路１０より与えられるようになっている。

このような構成における動作を次に説明する。

ロジックプローブからのデータを読込む動作以外は従来
の動作に同じであるので、簡単に述べる。

コントロール回路１０にてテストルーチンを実　１行す
ることにより、エミュレータ・ボッド８を作動させ、被
試験回路１にマイクロプロセッサＩＣソケットを通じて
テストパターンを与える。

被試験回路に生ずるロジックデータをロジックプローブ
２でピックアップし、データ取込み回路５で符号化する
。更にコントロール回路１０では、このデータと予め記
憶されている良品データとを比較し、良否判断を行い、
予めプログラムされている（キーボード１２から入力さ
れたもの）テストシーケンスに沿って自動的に次のテス
トへ進むようにｉ！ｉ＋７１＃ｌｌすると共に、表示器
には不良結果が出た時には不良箇所を表示させる。

このようにして被試験回路の動作が試験されるが、次に
本発明の特徴とするデータ取込みに係る動作について順
を追って説明する。

まずコンパレータ５１，５２とゲート５３の入出力の関
係を説明しておく。

■第５図の（イ）に示すようなロジックプローブからの
信号ＶＩＮに対し、］コンパレータ１および５２の出力
は＠５図の（ロ）およＯ（ハ）に示すようになる。

■中間レベル検出ゲートの出力は、第５図の（ニ）に示
すように、コンパレータ５１，５２の出力のいずれか一
方がＨレベルになっている間はＬレベルとなる。

ロジックプローブの先端がオープンの時（期間ａの時）
は、入力ｖ１、はＶＴ）（＋−１とＶｍＬの中間の値と
なるため、ゲート５３の出力のみがＨレベルとなる。

さて、第６図の動作タイミングチャートを参照して動作
を説明する。

１）コントロール回路１０よりクリア信号ＣＬＲが与え
られ、ＦＦ５７．５８．５９が一斉にクリアされる。

２）コントロール回路１０の管理下でエミュレータ・ボ
ッド８が作動しテストルーチンが開始される。

３）ロジックプローブ２で抽出された被試験回路のデー
タがコンパレータ５１，５２に導かれる。

４）第６図の（ロ）に示すように与えられるサンプルク
ロックＣＬＫの立上がりで、コンパレータ５１．５２お
よびゲート５３の出力Ｈ＋、Ｌ＋。

Ｚｌがラッチ５４に保持される。

５）ストローブ発生モノマルチバイブレータ５６は前記
サンプルクロックを受けて第６図の（へ）に示すような
ストローブＳＴＢを発生する。ＦＦ５７．５８．５９は
このストローブＳＴＢの立下りでラッチ５４の出力を保
持する。なお、第６図の左半分はロジックプローブの先
端が被試験回路のテストポイントから離れた時、右半分
はテストポイントに正しく接触している場合の各部の動
作波形を示す。

６）エミュレータ・ボッド８のテストルーチンが終了す
ると、コントロール回路１０は３つのＦＦに保持された
信号Ｈ２，Ｚ２．Ｌ２を読込む。

ＦＦの出力データを読み込んだ後のコントロール回路の
処理フローを第７図に示す。コントロール回路１０はマ
イクロプロセッサによりソフトウェアで制御されている
ため、容易に第７図に示すような処理が実現できる。第
７図を更に詳述すれば次の通りである。

■ＦＦの出力データを読取り、表示器１１にてデータ表
示を行った俊、コントロール回路は所定の読込みタイミ
ング（第６図の（ヌ））で中間レベルＺ２　（ＦＦ５８
の出力）の有無を調べる。

■Ｚ２が立っている場合は、ロジックプローブ２の先端
はオープン状態と判断し、再度テストルーチンを実行し
、実行が終わると、ＦＦ出力データを読込む。

■Ｚ２が立っていない場合は、ロジックプローブ２の先
端がテストポイントに接続されていると判断し、データ
の良否判定へと処理を進める。

■被試験回路の故障で７２が立った場合には、常にモニ
ターできるデータ表示をモニターし、ロジックプローブ
２の先端をテストポイントに接続しているにも拘らずＺ
２が立っている（中間レベル信号が出ている）場合は、
そのテストポイントに現れる信号が異常であるとの判断
をすることができる。

以上述べたような動作によりロジックプローブ２の先端
がテストポイントに接続されている場合のデータのみが
抽出データとして読取られ良否判定に用いられる。

［発明の効果］以上説明したように、本発明によれば、手動操作のデー
タ取込みスイッチを不要として、操作者はロジックプロ
ーブの先端を被試験回路のテストポイントに接触させる
のみでデータの抽出が正しく行われるので、操作者の負
担減少による作業コストの減少の効果は大きい。

また、従来のようなデータ取込みスイッチを使用せず、
簡単な回路の付加で、データ取込みを適切に行うことが
できるので、従来のものよりも安価なものを実現するこ
とができる。

【図面の簡単な説明】

第１図は本発明のロジック回路用試験装置の一実施例を
示す略示的構成図、第２図は従来のロジック回路用試験
装置の一例を示す図、第３図は従来のロジックプローブ
の斜視図、第４図は本発明のデータ取込み回路の一実施
例を示す構成図、第５図および第６図は各部の動作波形
図、第７図は動作フローを示す図である。１・・・被試験回路、２・・・ロジックプローブ、５・
・・データ取込み回路、８・・・エミュレータ・ポンド
、１０・・・コントロール回路、１１・・・表示器、１
２・・・キーボード、５１．５２・・・コンパレータ、
５３・・・ゲート、５４・・・データサンプルラッチ、
５５・・・データ読取り回路、５７，５８．５９・・・
レベル保持フリップフロップ。

Claims

【特許請求の範囲】被試験回路からロジックデータを抽出するロジックプロ
ーブを備えてなるロジック回路試験装置において、前記ロジックプローブから導かれるロジック信号のＨレ
ベルを検出するＨレベル検出コンパレータと、前記ロジックプローブから導かれるロジック信号のＬレ
ベルを検出するＬレベル検出コンパレータと、前記ロジックプローブの先端が開放状態か否かを検出す
る中間レベル検出手段と、前記中間レベル検出手段の出力に応じて、前記ロジック
プローブからのデータを読込むかあるいは再度テストル
ーチンの実行後データを、読込むかを決定し、読込まれ
たデータについてその良否判別を行うようにしたコント
ロール手段と、を具備したことを特徴とするロジック回
路試験装置。