JPS60230118A - 記憶容量内蔵型液晶表示装置 - Google Patents
記憶容量内蔵型液晶表示装置Info
- Publication number
- JPS60230118A JPS60230118A JP59085772A JP8577284A JPS60230118A JP S60230118 A JPS60230118 A JP S60230118A JP 59085772 A JP59085772 A JP 59085772A JP 8577284 A JP8577284 A JP 8577284A JP S60230118 A JPS60230118 A JP S60230118A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacity
- liquid crystal
- display device
- crystal display
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 27
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は画素毎に選択用トラ／ジメタ及び記憶容量を有
するマトリクス型液晶画像表示装置において前記記憶容
量を画素の開口率を極端に減らすことなく作り込む方法
に関する。
するマトリクス型液晶画像表示装置において前記記憶容
量を画素の開口率を極端に減らすことなく作り込む方法
に関する。
薄Ｎ’ｅ用いたトランジスタアレイによる液晶表示装Ｒ
において各画素の画素選択トランジスタをＯＮして書き
込んだ画像信号を、前記トラ７ジスタをＯＮＦ’？させ
た後、次周期で新たな画像信号が書き込まｎるまで保持
しておく必要がある。この際画素とコモン電位あるいは
グランド電位の間に充分愈記憶容量がないと、前記画像
信号を保持しているだけの能力がなく、画像における白
黒のコントラスト比が悪くなる等の不具合を生じる。
において各画素の画素選択トランジスタをＯＮして書き
込んだ画像信号を、前記トラ７ジスタをＯＮＦ’？させ
た後、次周期で新たな画像信号が書き込まｎるまで保持
しておく必要がある。この際画素とコモン電位あるいは
グランド電位の間に充分愈記憶容量がないと、前記画像
信号を保持しているだけの能力がなく、画像における白
黒のコントラスト比が悪くなる等の不具合を生じる。
このため実際マトリクス型液晶表示装置を作る時は画素
とコモン電位もしくはグランド電４の間に数百７Ｆから
数ｐＦの記憶容量を作り込むのが一般的である。
とコモン電位もしくはグランド電４の間に数百７Ｆから
数ｐＦの記憶容量を作り込むのが一般的である。
第１図に示されるのは、従来の、画素とコモン電極間に
作った記憶容量を内蔵した液晶表示装置の画素部の平面
図で、第２図は同じくその断面図である。絶縁基板１の
上にコそン電極用透明導電膜２（例えば工ＴＯ膜ンを選
択的に堆積させた後、記憶容量の容量値に見合った厚さ
の絶縁膜８（例えば酸化ケイ素〕を全面に堆積し、その
上に画素電極用透明導電膜４（例えば工ＴＯ膜）を新た
に堆積させ記憶容量を形成した後、トランジスタ素子部
６を順次形成する。この様な構造の液晶表示装置では透
明導電膜が２層Ｓ造となるため、工程が複雑で歩留り低
下の原因上なってしまう上に画素部の透過率は減少して
全体に暗い画面となってしまう、加えてコモン電極の配
線が必要で該コモン電極の配線及び交差する他の配線（
例えにゲートライン）の断線が生じる可能性が高い。
作った記憶容量を内蔵した液晶表示装置の画素部の平面
図で、第２図は同じくその断面図である。絶縁基板１の
上にコそン電極用透明導電膜２（例えば工ＴＯ膜ンを選
択的に堆積させた後、記憶容量の容量値に見合った厚さ
の絶縁膜８（例えば酸化ケイ素〕を全面に堆積し、その
上に画素電極用透明導電膜４（例えば工ＴＯ膜）を新た
に堆積させ記憶容量を形成した後、トランジスタ素子部
６を順次形成する。この様な構造の液晶表示装置では透
明導電膜が２層Ｓ造となるため、工程が複雑で歩留り低
下の原因上なってしまう上に画素部の透過率は減少して
全体に暗い画面となってしまう、加えてコモン電極の配
線が必要で該コモン電極の配線及び交差する他の配線（
例えにゲートライン）の断線が生じる可能性が高い。
本発明は、とわらの欠点を除去するため、かつ開口寓を
極端に減らすことなく記憶容量を比較的簡単な製造工程
で内蔵することが可能な構造の液晶表示装置を提供する
ことを目的とする。
極端に減らすことなく記憶容量を比較的簡単な製造工程
で内蔵することが可能な構造の液晶表示装置を提供する
ことを目的とする。
以下図面を用いて本発明の実施例を詳細に説明する第８
図は本発明の一実施例を示す液晶表示装置の画素部の平
面図で、第４図は同じくその断面図である絶縁基板１°
の上に画素電極用透明導電膜４（例えば工’Ｉ’Ｏ膜）
′ｔ−選択的に堆積させた後、記憶容量の容量値に相当
する厚さの絶縁膜８（例えば酸化ケ゛イ素）ｔ−全面に
堆積し、その上にゲートラインのバターニングと同時に
選択的に対向電極９を形成して記憶容量が作り込まれる
、その後トランジスタ素子部６を順次形成して行くのは
第２図の過程と同様である。画素部のみ見てみると、こ
の様にして形成された液晶表示装置において、記憶容量
は一画素の画素電極４と前段のゲート（画素の駆動時に
はグランド電位になっている）との間に形成さｎている
ことになる。
図は本発明の一実施例を示す液晶表示装置の画素部の平
面図で、第４図は同じくその断面図である絶縁基板１°
の上に画素電極用透明導電膜４（例えば工’Ｉ’Ｏ膜）
′ｔ−選択的に堆積させた後、記憶容量の容量値に相当
する厚さの絶縁膜８（例えば酸化ケ゛イ素）ｔ−全面に
堆積し、その上にゲートラインのバターニングと同時に
選択的に対向電極９を形成して記憶容量が作り込まれる
、その後トランジスタ素子部６を順次形成して行くのは
第２図の過程と同様である。画素部のみ見てみると、こ
の様にして形成された液晶表示装置において、記憶容量
は一画素の画素電極４と前段のゲート（画素の駆動時に
はグランド電位になっている）との間に形成さｎている
ことになる。
この様な構造の液晶表示装置ではコモン電極を配線する
必要がなく、かつ透明電極の多層構造を用いないため、
工程が比較的複雑にならず系全体としての歩留りも高く
、加えて透過率の低下等の不具合も生じない、しかしな
がら記憶容量の形成さｎた部分は光を透過せず開口率は
低下してしまう、このため前段のゲートと接続さｌｒＬ
九対向電極９と画素電極４のオーバラップは必要最少限
に押さえる必要がある。
必要がなく、かつ透明電極の多層構造を用いないため、
工程が比較的複雑にならず系全体としての歩留りも高く
、加えて透過率の低下等の不具合も生じない、しかしな
がら記憶容量の形成さｎた部分は光を透過せず開口率は
低下してしまう、このため前段のゲートと接続さｌｒＬ
九対向電極９と画素電極４のオーバラップは必要最少限
に押さえる必要がある。
また第５図は本発明の他の実施例を示す液晶表示装置の
画素部の平面図で、第６図は同じくその断面図である。
画素部の平面図で、第６図は同じくその断面図である。
絶縁基板１の上面素電極用透明導電膜・４（例えば工Ｔ
Ｏ膜ンを選択的に堆積させた後、記憶容量の容量値に見
合つ九厚さの絶縁膜８（例えば酸化ケイ素）を全面に堆
積し、その上に選択的にゲート７及び１０を形成するこ
の時前記画素電極４の一部と前段のゲート１０はゲート
ライン上でオーバラップしており最終的にこの部分を記
憶容量として用いる、この後トランジスタ素子６を順次
形成して行くのは第４図の過程と同様である。
Ｏ膜ンを選択的に堆積させた後、記憶容量の容量値に見
合つ九厚さの絶縁膜８（例えば酸化ケイ素）を全面に堆
積し、その上に選択的にゲート７及び１０を形成するこ
の時前記画素電極４の一部と前段のゲート１０はゲート
ライン上でオーバラップしており最終的にこの部分を記
憶容量として用いる、この後トランジスタ素子６を順次
形成して行くのは第４図の過程と同様である。
この様な構造の液晶表示装置では第８図及び第４図に表
わさｎるところの液晶表示装置と同様の利点を備えてい
ることに加えて、ライン上に記憶容量を形成するため開
口率の犠牲が比較的少なく。
わさｎるところの液晶表示装置と同様の利点を備えてい
ることに加えて、ライン上に記憶容量を形成するため開
口率の犠牲が比較的少なく。
系全体を見ると、明るく良好な液晶表示装置を与えるも
のである。
のである。
以上のごと〈本溌明によｔば、開口″４を極端に減少さ
せることなく記憶容量を比較的簡単な製造工程において
内蔵可能な液晶表示装置を提供することができる。
せることなく記憶容量を比較的簡単な製造工程において
内蔵可能な液晶表示装置を提供することができる。
第１図は１従来の記憶容量内蔵型の液晶表示装置におけ
る画素部の平面図で、第２図は同様にその断面図である
。第８図は本発明の一実施例における記憶容量内蔵型の
液晶表示装置の画素部の平面図で、第４図は同様にその
断面図で、ｔた第５図は本発明の他の実施例における記
憶容量内ｙ１．型の液晶表示装置の画素部の平面図で、
第６図は同様にその断面図である。 １１．絶縁基板 ２０．コモン電極用透明導電膜 ８０．記憶容量用絶縁膜 ４００画素電極用透明導電膜 ５０．ゲート絶縁膜 ６１．トランジスタ素子 ７０．ゲートライン ８、、ドレインバス ９１．記憶容量用対向電極 １００．前段のゲートライン 以上 出願人 セイコー電子工業株式会社
る画素部の平面図で、第２図は同様にその断面図である
。第８図は本発明の一実施例における記憶容量内蔵型の
液晶表示装置の画素部の平面図で、第４図は同様にその
断面図で、ｔた第５図は本発明の他の実施例における記
憶容量内ｙ１．型の液晶表示装置の画素部の平面図で、
第６図は同様にその断面図である。 １１．絶縁基板 ２０．コモン電極用透明導電膜 ８０．記憶容量用絶縁膜 ４００画素電極用透明導電膜 ５０．ゲート絶縁膜 ６１．トランジスタ素子 ７０．ゲートライン ８、、ドレインバス ９１．記憶容量用対向電極 １００．前段のゲートライン 以上 出願人 セイコー電子工業株式会社
Claims (2)
- （１）絶縁基板上に、選択的に形成された画素電極とそ
の上に全面堆積した絶縁膜とその上に選択的に形成さｎ
た前段のゲート領域からなる記憶容量を内蔵したことを
特徴とする記憶容量内蔵型液晶表示装置。 - （２）前記記憶容量がゲート領域のライ／下に作り込ま
ｎていることを特徴とする特許請求の範囲第１項記載の
記憶容量内蔵型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085772A JPS60230118A (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085772A JPS60230118A (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60230118A true JPS60230118A (ja) | 1985-11-15 |
Family
ID=13868163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085772A Pending JPS60230118A (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60230118A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63210823A (ja) * | 1987-02-27 | 1988-09-01 | Toshiba Corp | アクテイブマトリツクス型液晶表示素子 |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437697A (en) * | 1977-08-30 | 1979-03-20 | Sharp Corp | Liquid crystal display unit of matrix type |
| JPS5677886A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
-
1984
- 1984-04-27 JP JP59085772A patent/JPS60230118A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437697A (en) * | 1977-08-30 | 1979-03-20 | Sharp Corp | Liquid crystal display unit of matrix type |
| JPS5677886A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63210823A (ja) * | 1987-02-27 | 1988-09-01 | Toshiba Corp | アクテイブマトリツクス型液晶表示素子 |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804953A (en) | Redundant conductor structures for thin film FET driven liquid crystal displays | |
| US4904056A (en) | Light blocking and cell spacing for liquid crystal matrix displays | |
| US5886365A (en) | Liquid crystal display device having a capacitator in the peripheral driving circuit | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JPH08234239A (ja) | 表示装置 | |
| JPH01129234A (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH0823640B2 (ja) | 液晶表示装置 | |
| JPH05173183A (ja) | 液晶表示装置 | |
| JP3143996B2 (ja) | 液晶表示装置 | |
| JP3064596B2 (ja) | 液晶パネルおよびその製造方法 | |
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| JPS60230118A (ja) | 記憶容量内蔵型液晶表示装置 | |
| JPS60230117A (ja) | 記憶容量内蔵型液晶表示装置 | |
| US6191830B1 (en) | Electro-optical display having split storage capacitor structure for series capacitance | |
| JPH0356942A (ja) | 液晶表示装置 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH05107550A (ja) | 液晶表示装置 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH08211407A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP3474240B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JPH04140725A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR0158650B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| RU2018892C1 (ru) | Жидкокристаллическая цветная дисплейная панель с активной матрицей | |
| JPH0713714B2 (ja) | 液晶表示装置 |